第六章时序逻辑电路.pptx

第六章 时序逻辑电路;;6.1 时序电路的分析 ;例 1 时序电路如图 所示，分析其功能。 ;状态真值表 ;五进制递增计数器， 具有自校正能力（自启动能力）;例2 时序电路如图所示，试分析其功能。 ;3. 列出状态真值表 ;六进制计数器，无自启动能力;?;2. 写出方程;3. 列出状态真值表 ;4. 画出状态迁移图;5. 画出给定输入 x 序列的时序图;二、异步时序电路分析举例 ;状态真值表 ;;练习：1. 电路如图所示，试分析其功能。 （1）写出激励方程、次态方程和输出方程； （2）列出状态真值表，并画出状态迁移图和波形图。;2. 电路如图所示。 （1）画出状态迁移图； （2）说明电路的逻辑功能。;4. 电路如图所示，写出方程，画出状态迁移图，判断是几进制计数器，有无自启动能力。;6.2 同步时序电路的设计 ;?;原始状态图：;3. 状态分配（状态编码） 状态分配是指将化简后的各个状态用二进制代码来表示。电路的状态通常是用触发器的状态来表示的。;4. 确定激励方程和输出方程 ;5. 画出逻辑图 ;例2 用JK触发器设计一个 8421BCD码加法计数器。;画出逻辑电路图;检查自启动问题 ;例3 用JK触发器设计模 6 计数器;?;?;练习：1. 设计一个计数电路，在CP脉冲作用下，三个触发器QA、QB、QC及输出C的波形如图所示（选用JK触发器），QC为高位，QA为低位。;2. 某同步时序电路状态迁移图如图所示，要求电路最简，试用JK触发器实现。 （1）列出状态迁移表； （2）求出次态方程，确定激励函数，求出输出方程； （3）画出逻辑图。;3. 已知某同步时序电路的波形如图所示。 （1）列出状态迁移表； （2）求出各触发器的激励方程。;6.3 计数器 ;（1）递增计数器：每来一个计数脉冲，触发器组成的状态就按二进制代码规律增加。这种计数器有时又称加法计数器。 （2）递减计数器：每来一个计数脉冲，触发器组成的状态就按二进制代码规律减少。这种计数器有时又称减法计数器。 （3）双向计数器：又称加减可逆计数器，计数规律可按递增规律，也可按递减规律，由控制端决定。 ;?;?;?;?;三、集成计数器功能分析及其应用 ;1. 异步集成计数器 74LS90 ;;?;功 能 表 ;;5421BCD十进制计数器状态迁移表;练习1 74LS90 电路如图所示。 （1）列出状态迁移关系（状态图或状态表）； （2）指出其功能。; 例2 采用级联方式，用74LS90 组成一百进制计数器。;用 74LS90 扩展为二十四进制计数器 ;练习2 74LS90 电路如图所示。指出其进位模是多少？;2. 同步式集成计数器 74LS161 ;74LS161功能表 ; 例1 用74LS161 的异步清零端构成十进制计数器。; 例2 用74LS161 的同步预置端构成十进制计数器。;练习1 74LS161 电路如图所示。 （1）列出状态迁移关系；（2）指出其进位模。;练习2 74LS161 电路如图所示。 （1）列出状态迁移关系；（2）指出其进位模。; 例3 用四片74LS161 构成216进制计数器。;3. 十进制可逆集成计数器74LS192 ;例 用74LS192实现模 6 加法计数器和模 6 减法计数器。 ; 4. 二进制可逆集成计数器74LS169;例 用74LS169 实现模 6 加法计数器和模 6 减法计数器。 ;练习 用74LS161 组成十一进制计数器。;6.4 寄存器与移位寄存器 ;2. 基本寄存器;3. 移位寄存器 ;?;1）D触发器实现;?;二、集成移位寄存器功能分析及其应用 ;功能表 ;2. 移位寄存器的应用;例1 用74LS194 组成七位串行输入转换为并行输出的电路。;;（2）组成移位型计数器（同步计数器） ;移位型计数器中有两种常用计数器：（1）环型计数器（2）扭环型计数器。;?;Q0;例1 74LS194电路如图所示，列出该电路的状态迁移关系，并指出其功能。;波形图 ;例2 74LS194电路如图所示，列出该电路的状态迁移关系，并指出其功能。;练习： 74LS194电路如图所示，列出该电路的状态迁移关系，并指出其功能。;反馈移位型序列信号发生器;例1：分析反馈移位型序列信号发生器的状态迁移关系以及输出序列。;例2：分析计数型序列信号发生器的输出序列。;练习1：电路如图所示，列出状态迁移关系，写出输出z端的序列。;练习2：电路如图所示，列出状态迁移关系，写出输出z端的序列。