西安石油大学电子工程学院DSP原理及应用课件 第七章.pptVIP

* TMS320系列DSP原理、结构及应用 * * * 本章主要讲述TMS320C67x系列浮点DSP的汇编语言指令，以及并行操作、条件操作、资源限制以及寻址模式。 TMS320C67x系列浮点DSP芯片使用的指令除了与TMS320C62x系列DSP芯片的指令相同外，还有C67x系列的一些特殊指令，包括32位的整数乘法，双字节装载以及浮点运算的加法、减法、乘法等运算。 第七章 TMS320C67X浮点DSP软件设计 7.1 TMS320C67X概述 带5位常数偏移量的双字读取 32位加法、减法、线性与循环寻址计算 带5位常数偏移量的字读取与存储 带15位常数偏移量的字读取与存储（仅.D2） .D 32×32位乘法操作 浮点乘法操作 16×16位乘法操作 .M 比较 倒数和倒数平方根操作 绝对值操作 SP，DP数据类型转换 32位算术操作 32位/40位移位和32位位域操作 32位逻辑操作 转移 常数产生 寄存器与控制器数据传送（仅.S2） .S 算术操作 数据类型转换操作 DP，SP INT，DP，INT，SP 32位/40位算术和比较操作 32位最左边1或0的位数操作 32位和40位归一化操作 32位逻辑操作 .L 浮点操作 定点操作 功能单元 1．指令和功能单元之间的映射 7.1 TMS320C67X概述 2．延迟间隙（delay slots） i＋8，i+9 i，i＋1，1+2，i+3 4 9 MPYDP i＋8，i+9 i，i＋1，1+2，i+3 4 9 MPYID i＋8 i，i＋1，1+2，i+3 4 8 MPYI i＋5，i+6 i，i＋1 3 6 MPYSPDP i＋5，i+6 i，i＋1 2 6 ADDDP/SUBDP i＋3，i+4 i 2 4 MPYSP2DP i，i＋4 i 1 4 LOAD i＋3，i+4 i 1 4 INT到DP转换 i＋3 i 1 3 4周期 i＋1 i，i＋1 2 1 DP比较 i，i＋1 i 1 1 2周期DP i i 1 0 单周期 写周期 读周期 功能单元等待时间 延迟间隙 指令类型 7.1 TMS320C67X概述 3．并行操作 TMS320C67x CPU 运行时，总是一次取8条指令组成1个取指包。取指包的基本格式下图所示，取指包一定是在地址的256位边界定位。 每一条指令的最后一位是并行执行位p位。p位决定本条指令是否与取指包中的下一条指令并行执行。CPU对p位从左至右（即从低地址到高地址）进行扫描，如果指令i的p位是1，则指令i＋1将与指令i在同一周期并行执行；如果指令i的p位是0，则指令i＋1将在指令i在下一周期执行。所有并行执行的指令组成一个执行包，包内可以最多包括8条指令。执行包中的每一条指令使用的功能单元各不相同。 7.1 TMS320C67X概述 下图给出了一个由不同的p位设置造成指令完全串行执行的例子，此指令包将按表中所列的顺序执行。 H 8 D 4 G 7 C 3 F 6 B 2 E 5 A 1 指令 周期/执行包 指令 周期/执行包 7.1 TMS320C67X概述 4．条件操作 TMS320C67x 每一条指令都是32位，每一条指令都有自己的代码，说明指令的相关内容。如下图所示为TMS320C67x 的.L指令代码映射图（opcode map）。其中，op为指令操作代码，creg指定条件寄存器的代码，z指定条件，src与dst分别指定源操作数和目的操作数代码，s选择寄存器组A或B作为目的操作数，x指定源操作数2是否使用交叉通道，p指定是否并行执行等。 7.1 TMS320C67X概述 所有TMS320C67x指令都可以有条件执行的，反映在指令代码的4个最高有效位（第28位～第31位）。其中，3位操作码字段creg指定条件寄存器，1位字段z指定是零测试还是非零测试。在流水操作的E1节拍，对指定的条件寄存器进行测试，如果z＝1，进行零测试，即条件寄存器的内容为0是真；如果z＝0，进行非零测试，即条件寄存器的内容非0是真。如果设置creg＝0，z＝0，则意味着指令将无条件执行。下表列出了creg字段编码对应的几种条件寄存器的情况。对TMS320C67x可以使用B0、B1、B2、A0、A1这5种条件寄存器。 x x 1 1 保留 z 1 0 1 A1 z 0 0 1 A0 z 1 1 0 B2 z 0 1 0 B1 z 1 0 0 B0 1 0 0 0 保留 0 0 0 0 非条件 28 29 30 位 31 z creg 条件 寄存器 7.2 TMS320C67x寻址方式 寻址方式指CPU如何访问其数据存储空间。TMS320C67x系列DSP利用块规模寄存器BK0作为线性