数字电子专业技术基础课程设计工作方案书实验报告.docVIP

数字电子技术课程设计 （数字时钟逻辑电路的设计与实现） 学院：信息学院 班级： 学号： 姓名：刘柳 指导教师：楚岩 课设时间：2009年6月21日—2009年6月26日 一摘要 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。诸如按时自动打铃，时间程序自动控制，定时启闭路灯，定时开关烘箱，通断动力设备，甚至各种定时电气的的自动启用等。这些都是以数字时钟作为时钟源的。 数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。目前，数字钟的功能越来越强，并且有多种专门的大规模集成电路可供选择。 经过了数字电路设计这门课程的系统学习，特别经过了关于组合逻辑电路与时序逻辑电路部分的学习，我们已经具备了设计小规模集成电路的能力，借由本次设计的机会，充分将所学的知识运用到实际中去。 二主要技术指标 1.设计一个有时、分、秒（23小时59分59秒）显示的电子钟 2.该电子钟具有手动校时功能 三方案论证与选择 要想构成数字钟，首先应选择一个脉冲源——能自动地产生稳定的标准时间脉冲信号。而脉冲源产生的脉冲信号的频率较高，因此，需要进行分频，使高频脉冲信号变成适合于计时的低频脉冲信号，即“秒脉冲信号”（频率为1HZ）。经过分频器输出的秒脉冲信号到计数器中进行计数。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。此时需要分别设计60进制，24进制计数器，各计数器输出信号经译码器到数字显示器，使“时”、“分”、“秒”得以数字显示出来。 值得注意的是：任何计时装置都有误差，因此应考虑校准时间电路。校时电路一般采用手动调整。手动调整可利用手动的节拍调准显示时间。 方案原理图如下： 时显示器 时显示器 分显示器 秒显示器 时译码器 分译码器 秒译码器 时计数器 分计数器 秒计数器 校时电路 振 荡 器 分 频器 电路的选择和比较： 1. 振荡电路及分频电路 方案一： （1）采用石英晶体振荡器 石英晶体振荡器的特点是电路结构简单，由于石英晶体的品质因数Q值很高，因而具有很好的选频特性。另外它还具有一个极为稳定的串联谐振频率f。而f只由石英晶体的结晶方向和外观尺寸所决定。当f=1000Hz时采用下面的电路。 图1当f=1000Hz石英晶体振荡电路 当电路中的石英晶振荡频率是4MHz时，则电路的输出频率为4MHz。采用如下的电路。 11 1 1 G2 G1 R1 R2 1KΩ 1KΩ V0 C2 10pF C1 0.01μF 图2当f=4MHz 石英晶体振荡电路 一般情况下，晶振荡频率愈高，准确度愈高，但所用分频级数愈多，耗电量愈大，成本也就愈高。在选择晶振器时，应综合考虑。所以我们采用f=1000Hz的石英晶体振荡电路 输出方波的频率 =石英晶体的固有谐振频率 （2）用CD4060计数作分频器 数字钟的晶体振荡器输出频率较高，为了得到1Hz的秒信号输入，需要对振荡器的输出信号进行分频。本实验中采用CD4060来构成分频电路。CD4060在数字集成电路中可实现的分频次数最高，而且CD4060还包含振荡电路所需的非门，使用更为方便。CD4060计数为14级2进制串行计数器（14级2分频），可以将32768HZ的信号分频为2HZ，其次CD4060的时钟输入端两个串接的非门，因此可以直接实现振荡和分频的功能。 方案二： 用石英晶体振荡器，用触发器作分频器 我们知道，一个触发器就是一个二分频器，N个触发器就是2×2×2……分频器，而用计数分频，则按计数进制进行分频，如十进制计算器就是十分频器，M进制计数器为M分频器。 若用晶振频率为32768HZ的石英晶体振荡器，要产生1HZ的秒脉冲，就需要触发器（或计数触发器）的个数为2n=32768HZ，n=15。可选用采用多级2进制计数器来实现。 图3用触发器做分频器 方案三： （1）采用555构成的多偕振荡电路 振荡器电路选用555构成的多偕振荡器，由 555 定时器构成的 1KHZ的自激振荡器，其原理是 0.7(2R3+R4+R5)C4=1ms，f=1/t=1KHZ。计时是 1HZ的脉冲才是 1S计一次数，所以需要分频才能得到 1HZ的脉冲，所以用74LS90串联而成的分频器。其中的电位器可以微调振荡器的输出频率。 图4 555多谐振荡电路 （2）用74LS90作分频器 通常实现分频器的电路是计数器电路，一般采用多级10进制计数器来