cache控制器设计实验报告.docxVIP

cache控制器设计实验报告 　　湖南师范大学职业技术学院实验数据报告单　　实验课程：计算机组成原理实验题目：Cache控制器设计实验实验日期：XX年5月21日　　一．实验目的　　掌握Cache控制器的原理及其设计方法。　　熟悉CPLD应用设计及EDA软件的使用。　　二．实验内容　　利用TD－CMA实验仪设计一个实现直接映射的Cache控制器　　三.实验原理　　1、采用直接映像方式的cache控制器　　图1直接映像方式　　2、采用CPU首先访问Cache，若在Cache中找不到目标地址，则从MEM单元中读入到Cache。　　CHCHE系统框图　　图2Cache系统框图　　3、按区号、块号、块内地址访问目标地址，系统默认存储每个块的首地址，若同时访问同一块中的其他地址，将出现新访问的地址覆盖与之在同一块的另一块号。　　四.实验结果与分析　　01H02H03H32H34H00H10H11H32H33H10H　　1、第一次访问01H时指示灯不亮，说明cache未命中，按动KK按钮四次，讲00H-03H装载　　进入cache。　　2、接下来访问20H的时候指示灯亮，说明cache命中，可以直接访问；访问03H时，指示　　灯亮，说明cache命中，可以直接访问；访问32H时，灯不亮，因为Cache的块内地址是2位，故初始化时只载入了00H-03H，32H须加载才能访问，按动KK按钮四次，将30H-33H装载进入cache。　　3、访问完32H后，访问34H，cache为命中，按动KK按钮将34H-37H载入cache；　　分析：　　本次实验主要是采用的地址变换是直接映象方式，主存地址中的块号与Cache地址中的对应块号是完全相同的。主存中的块内地址与Cache地址中的块内地址也是完全相同的。本实验实现的是32位地址的Cache存储器，具体是按区号、块号、块内地址访问目标地址，系统默认存储每个块的首地址，若同时访问同一块中的其他地址，将出现新访问的地址覆盖与之在同一块的另一块号。　　实验成绩：　　指导老师签名:　　Cache模拟器　　一、实验目标：　　程序运行时，都会对内存进行相关操作，所访问的内存地址可以被记录下来，形成memorytrace文件。在本实验中，你将使用benchmark程序产生的memorytrace文件来测试Cache命中率，文件可以在http:///classes/fa07/cse240a/上获得。每次存储器访问都包含了三个信息：　　1.访问类型，’l’表示Load操作，’s’表示Store操作；　　2.地址。采用32位无符号的十六进制表示；　　3.存储器访问指令之间的间隔指令数。例如第5条指令和第10条指令为存储器访问指令，且中间没有其他存储器访问指令，则间隔指令数为4。　　通过写一段程序，模拟Cache模拟器的执行过程。　　二、实验要求：　　写一段程序模拟Cache模拟器的执行过程，并对5个trace文件进行测试，完成以下目标：　　1.请统计Load类型指令和Store类型指令在这5个trace文件中的指令比例。　　2.设Cache总容量为32KB，对以下所有参数进行组合，测量相应5个文件的Cache命中率。通过对命中率的分析，可以发现什么规律。　　行大小：32字节、64字节、128字节　　相连度：8路相联、4路相联、2路相联、1路相联　　替换策略：FIFO，随机替换，LRU　　写策略：写直达、写回　　3.给出5个文件的最佳Cache命中率的参数组合。针对不同的trace文件，最佳配置是否相同。　　4.测量各种组合下Cache和主存之间的数据传输量。　　5.给出5个文件的最小数据传输量的参数组合。这个组合和第3问中得到的组合是否一致。针对不同的trace文件，最佳配置是否相同。　　6.Cache缺失有三种原因：1）强制缺失；2）容量缺失；3）冲突缺失。分析这三种缺失并说明你的分析方法。　　7.请给出5个trace文件在最优Cache命中率的情况下，这三种缺失所占的比例，并和教材图给出的比例进行比较。　　三、程序设计与实现：　　本程序我打算采用java进行编写，因为java能够很好地体现面向对象编程的优点。首先需要定义相关的数据类型。　　将指令定义为一个单独的指令类，好方便操作和记录统计，其中属性包括该指令的类型，比如是Load指令还是Store指令，还包括指令的地址。　　classInstruction{　　Stringtype;　　Stringaddrs;　　}　　将Cache定义为一个类，Cache中的字段包括Tag标识字段，用于查找到相应组后进行比较看是否命中。Dirty字段用于写回策略中判断是否数