VHD语言数字时钟实验设计说明书.docVIP

word专业整理 学习资料 整理分享 河南农业大学 课程设计报告 设计题目： VHD语言实现数字钟实验报告 学 院： 理 学 院 专 业： 电子信息科学与技术 学 号： 0708101048 班 级： 07级电科（2）班 姓 名： 贾 秋 峰 电子邮件： 716114172@ 日 期： 2011年01月 成 绩： 指导教师： 河 南 农 业 大 学 理 学 院 课 程 设 计 任 务 书 学生姓名 贾 秋 峰 指导教师 贾 树 恒 林 爱 英 学生学号 0708101048 专业 电子信息科学与技术 题目 VHD语言实现数字钟实验报告 任务与要求 一、设计实验说明： 1、数字时钟主要由：分频器、扫描显示译码器、六十进制计数器（或十进制计数器与6进制计数器组成）、六十进制计数器（或十进制计数器与6进制计数器组成）、十二进制计数器（或二十四进制计数器）电路组成。在整个时钟中最关键的是如何获得一个精确的1HZ计时脉冲， 2、数字时钟显示由时（12或24进制任选）、分（60进制）、秒（60进制）组成，利用扫描显示译码电路在六个数码管显示。 二、数字时钟组成及功能： 1、分频率器：用来产生1HZ计时脉冲； 2、十二或二十四进制计数器：对时进行计数 3、六十进制计数器：对分和秒进行计数； 4、六进制计数器：分别对秒十位和分十位进行计数； 5、十进制计数器：分别对秒个位和分个位进行计数； 6、扫描显示译码器：完成对7字段数码管显示的控制； 三、系统硬件要求： 1、时钟信号为5MHz；2、FPGA芯片型号EPM7128LC84—15、EP1K30TC144—3或EP1K100QC208—3（根据实验箱上FPGA芯片具体选择）；3、8个7段扫描共阴级数码显示管；4、按键开关（清零、启动、保持）； 四、硬件实现 将时序仿真正确的文件下载到实验箱中的EPM7128LC84—15、EP1K30TC144—3或EP1K100QC208—3中，通过合适的管脚分配，将相应的管脚连接起来，验证设计是否完成设计要求； 五、要求 1、精确显示时、分、秒。2、数字时钟要求：具有对时、分、秒置数功能（利用秒脉冲置数或利用拨码开关、键盘直接置数）；3、能够完成整点报时功能。（选作） 开始日期 年 月 日 完成日期 年 月 日 课程设计所在单位 理 学 院 电 子 科 学 系 VHD语言实现数字钟实验报告 一．实验目的 在MAX+plusII软件平台上，熟练运用VHDL语言。 完成数字时钟设计的软件编程、编译、综合、仿真。 使用EDA实验箱，实现数字时钟的硬件功能。 了解数字时钟的攻击你工作原理。 学习掌握数字时钟的设计方法，会设计比较复杂的数值时钟系统。 二．设计要求 1、精确显示时、分、秒；数字时钟要求：具有对时、分、秒置数功能（利用秒脉冲置数或利用拨码开关、键盘直接置数）；能够完成整点报时功能。（选作） 2、数字时钟主要由：分频器、扫描显示译码器、六十进制计数器（或十进制计数器与6 进制计数器组成）、六十进制计数器（或十进制计数器与6进制计数器组成）、十二进制计数器（或二十四进制计数器）电路组成。在整个时钟中最关键的是如何获得一个精确的1HZ计时脉冲。 三、系统硬件要求 （1）、时钟信号为5MHz； （2）、FPGA芯片型号EPM7128LC84—15、EP1K30TC144—3或EP1K100QC208—3（根据实验箱上FPGA芯片具体选择）； (3)、8个7段扫描共阴级数码显示管； (4)、按键开关（清零、启动、保持）； 四、实验原理 1、本实验运用VHD语言设计时钟计数器,理解其内部原理与模块设计 数字时钟组成及功能： （1）、分频率器：用来产生1HZ计时脉冲； （2）、十二或二十四进制计数器：对时进行计数 （3）、六十进制计数器：对分和秒进行计数； （4）、六进制计数器：分别对秒十位和分十位进行计数； （5）、十进制计数器：分别对秒个位和分个位进行计数