电子设计自动化实验报告.docxVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
湖南工业大学理学院 实验名称 熟悉QuartusII的图形输入法 实验地点 理学楼210 实验时间 2016. 10. 16 实验成绩 、实验目的及任务 掌握QuartusII的使用方法 熟悉图形输入法 理解编译方法 了解定时仿真 二、实验内容与步骤 设讣一个二选一数据选择器、全加法器。 根据图形输入法编译和波形仿真。 三、实验电路或者实验源程序 二选一电路图: :::::lMb2^… : -^tCH iinst \ DI JAMD2 ?.. 40^ jinstl : ° ? ? ? ? ? 一4 ? ? ? ? Unstll f 全加器电路图: ::f 6 汀. I ???? ? ? ? ?? 四、实验结果 二选一结果图: 全加器结果图: 14.95 ns jJJ Pointer End: R Mdster Time Bar: to 实验名称 熟悉QuartusII的VHDL语言描述输入法 实验地点 理学楼210 实验时间 2016. 10. 23 实验成绩 一、 实验目的及任务 VHDL语言描述输入法 理解编译方法 熟悉波形仿真 二、 实验内容与步骤 设计一个4位并行奇校验发生器 根据VHDL语言描述输入法编译和波形仿真 三、 实验电路或者实验源程序 VHDL程序: library ieee; use ieee.std_logic_l 164.all; entity parityjoop is port (a : in std_logic_vector(0 to 2); b : in stdjogic; y : out std_logic); end parityjoop; architecture a of pa rity」oop is signal s : std_logic_vector(0 to 3); begin process(a) begin s(0)=b; for i in 0 to 2 loop s(i+l)=s(i)xor a(i); end loop; yv=s ⑶; end process; end a; 电路图: 四、实验结果 Simulation mode: Timing 愴 Master Time Bar: 14.95 n$ 打彳 Pointer: 114 p$ Interval: -14.84 n$ Start: End: A Name Vdue f J PS 10.0 ns ■ 20.0 ns ■ 30. 9 ns 40里 ns 50.0 ns 1 60. 0 ns ■ 英 14.95 14.9 5 ns ,1 ipo El a U 1 o D ( 2 / 3 X 4 X 5 X 6 寸1 -a[0] U 0 ■a[l] U 0 r L3 L订2] U 1 1 1 r y A 0 1 u! L J1I L T I U 0 吐 /T ■ 实验名称 JK触发器的设计 实验地点 理学楼210 实验时间 2016. 10.31 实验成绩 一、实验目的及任务 掌握QuartusII的VHDL语言描述输入法 掌握VHDL语言描述输入法 掌握VHDL语言 二、实验内容与步骤 设计一个JK触发器 根据VHDL语言描述输入法编译和波形仿真。 输入 输出 prn clr elk J K Q Qb 0 1 X X X 1 0 1 0 X X X 0 1 0 0 X X X X X 1 1 上升沿 0 0 不变 不变 1 1 上升沿 0 1 0 1 1 1 上升沿 1 0 1 0 1 1 上升沿 1 1 翻转 翻转 其屮 预置端pm 复位端clr 时钟端elk 三、实验电路或者实验源程序 源程序: |邑 JK wave.vwf ab123456 ab 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 Jlibrary ieee; use ieee.std_logic_ll64.all; use ieee.std logic unsigned.all; H entity sTK_f lip_f lop is H pore (prnr clr^clk^J^K: in stci_logic; Qz Qb : buffer stci_logxc); end JK_flip_flop; Q arciii-cecture a of CTK flip flop is begin end process(prnz clrz elk,Kz Q) begin if (prn=?0■ and clr=11■ then Q=111; elsif (prn=? 1 ? and clr= ■ 0 ?) tlien Q= * 0 1 ; elsif(prn=,1■ and

文档评论(0)

ggkkppp + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档