组合逻辑电路设计.pptVIP

组合逻辑电路设计 译码器与编码器设计 多任务器与解多任务器设计 数码转换电路设计 比较器设计 算数运算电路设计 只读存储器（ROM）设计 三态门接口设计 译码器与编码器设计 译码器设计 A、译码器是把输入的数码解出其对应的数码，如果有N个二进制选择线，则最多可译码转换成2?个数据。 B、N条输入线及M条输出线时，称为N×M的译码器。 C、常应用在地址总线或用作电路的控制线。 说明： 1、将EN和A合并成序列的另一写法：SEL=AEN; 2、whit….select是平行语句，与其功能相同，属顺序语句的是Case….when。 3、将EN融入选择线的用法更为实用。 编码器设计 A、编码器是将2?个分离的信息代码以N个二进码来表示。 B、N条输入线及M条输出线时，称为N×M的编码器。 C、常运用于影音压缩或通信方面，以达到精简传输量的目的。编译器可看成压缩电路，译码器可看成解压电路。 说明 也可利用卡诺图化简，得布尔方程式： Y2 = A7 + A7 + A5 +A4; Y1 = A7 + A6 + A3 +A2; Y0 = A7 + A5 + A3 +A1; 多任务器与解多任务器 多任务器设计 A、多任务器可以从多组数据来源中选取一组送入目的地。也称为数据选择器。 B、多任务器的结构是2?个输入线，会有N个地址选择线及1个输出线配合。 C、应用范围很广，组合逻辑的执行，数据路径的选择，通信中的传输系统，扫描电路等。 说明： 1、多任务器本质上是一个电子开关; 解多任务器设计 A、解多任务器将一组输入信号按照地址选择线指定的方式，传送到被选定的一组输出上。 B、多任务器的结构是1个输入线， N个地址选择线及2?个输出线。 数码转换电路设计 数码转换电路设计 数字逻辑电路的内部，大多采用二进制或十六进制的数字类型，但日常生活才一般采用十进制。 两种常见的数码转换电路：二进制转十进制，BCD码转成七段显示器码。 八位比较器的设计 输入信号: A，B：皆为八位信号 CLK：时钟脉冲输入 RST：清除控制。 输出信号： AGTB：当AB，值为1，否则为0； AEQB：当A=B，值为1，否则为0； ALTB：当AB，值为1，否则为0； 算数运算电路设计 VHDL所处理的信号不外乎是逻辑信号和数值信号。在VHDL的算术运算中，及内定的数据类型为整数或浮点数，需要作运算的是数值信号，但是执行运算的电路，却要求使用标准逻辑类信号。 在执行加法或乘法运算，可能会有进位产生，需加于处理 只读存储器（ROM）设计 常用记忆芯片有两种：RAM（存储会变动的数据、参数等）及ROM（不变的数据或常数表）。 设计ram或rom，如在max＋plus平台上尽量多使用LPM 三态缓冲器的设计 在所定义的数据类型STD_LOGIC，其中有个“Z”，用来表示高阻抗（High impedance）。 四位ALU（算术逻辑单元）电路设计 ALU是一个拥有算术运算和逻辑运算能力的电路。通常如果有N条功能选择线，则ALU最多可设定2?种不同的运算功能。 算术运算单元的功能 ALU的算术运算主要是以加、减法为主，乘法和除法可利用“移位”配合“加法”的方法加以处理。 算术运算单元 使用VHDL设计电路，一定面对两个问题 Entity如何定义 管脚上的输出端口、输入端口的规格？ 采用何种结构描述法来描述电路的设计 根据目前手上拥有的数据，已经考虑维护及扩充时的弹性等各项因素进行选择。 如果有流程图或真值表等数据时，通常选用行为化描述法来写VHDL程序较为方便容易； 如果有布尔方程式时，则选用数据流描述法来写VHDL程序最为快速且简洁。 当电路规模较大且大部分的模块电路已经设计过，则选用结构性描述法写VHDL程序较为容易省事。 逻辑运算单元 算术运算单元的Entity定义 * * 将重心放在VHDL语言的实际运用上。将由一些实际的电路设计范例，说明如何使用VHDL语言，来设计一些经常会使用到的组合逻辑电路。1 1 01 1 11 0 11 0 00 1 10 1 00 0 10 0 0 Y0Y1Y2Y3Y4Y5Y6Y7 A0 A1 A2 ENTITY Dec3_8 IS PORT (A : IN STD_LOGIC_VECTOR( 2 DOWNTO 0) ; EN : IN STD_LOGIC ; Y : OUT STD_LOGIC_VECTOR( 7 DOWNTO 0)) ;