微机原理课程设计报告 彩灯控制器.docVIP

微机原理课程设计 PAGE \* MERGEFORMAT PAGE \* MERGEFORMAT 15 微机原理课程设计 专业班级：计算机1301 姓 名： 学 号： 指导老师：  2016年 1 月 15 日 彩灯控制器 实验要求、设计目的及功能实现 实验要求： 现在有8盏彩灯，4个开关作为输入，控制4种闪烁方式。当没有开关闭合时，4种花型依次轮流闪烁，每种花型闪烁时间持续2分钟，每盏灯点亮的时间为1秒。只有某一个开关闭合时，对应的花型连续不断的闪烁。 设计实现该功能的电路，并编写完整的代码。 设计目的： 巩固和加深微机原理所学知识； （2）学习掌握一般的软硬件的设计方法和查阅、运用资料的能力。 所实现的功能： 本课程设计所设计的彩灯控制器的主要功能有：向外发散显示、向中递推显示、0-7依次显示、奇数灯显示，偶数灯显示等功能。输出采用8个二极管显示，每个灯亮1秒。 实验原理 在这次课程设计中主要用到了8255A可编程并行接口芯片可用程序来设置芯片的工作方式，通用性强，使用灵活，可为CPU与外设之间提供并行输入/输出的通道。8254给1S的信号送到8259，再送到8255A控制灯亮的时间。 硬件原理图 8255工作原理及内部结构 1.8255A内部结构 8255A的内部结构如图2所示，它由4部分组成： (1) 数据总线缓冲器 它是一个双向三态8位缓冲器,用作与系统总线连接是的缓冲部件.CPU与8255A之间所有的数据的发送与接收以及CPU向8255A发送的控制信息和8255A向CPU回送的状态信息都是通过它传送的 (2)三个8位端口PA、PB、PC 端口A(PA口)：有一个8位数据输入锁存器和一个8位数据输入锁存/缓冲器; 端口B(PB口)：有一个8位数据输入缓冲器和一个8位数据输入/输出,锁存/缓冲存储器器; 端口C(PC口)：有一个8位数据输入缓冲存储器器和一个8位数据输出锁存/缓冲器。 通常PA口与PB口用作输入/输出的数据端口,PC口用作控制和状态信息端口。PC口可以分为两个四位的端口,每个端口包含一个四位锁存器,可分别同PA口和PB口配合使用,用作控制信号(输出)或作为状态信号(输入)。 PA7-PA0 PA7-PA0 PC7-PC4 PC3-PC0 D7-D0 /RD /WR A1 A0 /CS RESET A组控制 数据总线缓冲器 读/写控制逻辑 B组控制 A组 A口（8位） A组 C口 高4位 B组 C口 低4位 B组 B口（8位） PB7-PB0 图2 内部结构图 (3) A组和B组控制电路 A组：PA口和PC口的高四位(PC7~PC4); B组：PB口和PC口的低四位(PC3~PC0)。 这两组控制电路一方面接收CPU发来的控制字并决定8255A的工作方式；另一方面接收来自读写控制逻辑电路的读写命令，完成接口的读写操作。 （4）读/写控制逻辑 用来管理数据信息。控制字和状态字的传送,它接收来自CPU的地址总线的A1,A0和控制总线的信号RD.WR.RESET等,并向8255A的A,B两组发送命令.由它控制把CPU发出的控制命令字或输出的数据送到相应的端口,或把外设的状态信息或输入的数据从相应的端口送到CPU。 2.8255A引脚功能 8255A芯片除电源和地引脚以外，其他引脚可分为两组，引脚如图3所示： （1）8255A与外设连接引脚 8255A芯片与外设连接的有24条双向、三态数据引脚，分成三组，分别对应于A，B,C三个数据端口：PA7-PA0,PB7-PB0,PC7-PC0. 1 40 1 40 2 39 3 38 4 37 5 36 6 35 7 34 8 33 9 32 10 31 11 30 12 29 13 28 14 27 15 26 16 25 17 24 18 23 19 22 20 21 PA3 PA2 PA1 PA0 /RD /CS GND A1 A0 PC7 PC6 PC5 PC4 PC0 PC1 PC2 PC3 PB0 PB1 PB2 PA4 PA5 PA6 PA7 /WR RET D0 D1 D2 D3 D4 D5 D6 D7 VCC PB7 PB6 PB5 PB4 PB3 图3 引脚图 ( 2 ) 8255A与C