硬件描述语言VHDL初步 7.4 VHDL的功能描述方法.pptVIP

7.4 VHDL的功能描述方法 如前所述, 在VHDL中主要由结构体描述所设计单元的内部特性, 共有以下三种描述方式: ① 结构描述。 描述该设计单元的硬件结构, 即该硬件是如何构成的。 主要使用元件例化语句及配置指定语句描述元件的类型及元件的互连关系。 ② 数据流描述。 以类似于寄存器传输级的方式描述数据的传输和变换。 主要使用并行的信号赋值语句, 既显式表达了该设计单元的行为, 也隐式表达了该设计单元的结构。 ③ 行为描述。 描述该设计单元的功能, 即该单元能做些什么。 主要使用函数、 过程和进程语句, 以算法形式描述数据的变换和传送。 其中, 行为描述的抽象能力最强, 但因与硬件电路之间没有明确的对应关系, 目前仍不为大多数的VHDL综合工具所支持, 主要用于理论研究和系统级的建模与仿真; 其它两种方式既可用于仿真也可用于综合, 因而被各种EDA工具所普遍接受。 考虑到在实际设计中, 行为描述方式与数据流描述方式之间并没有很明确的界限, 三种描述方式也经常混合使用, 因此本节将行为描述方式与数据流描述方式放在一起介绍, 合称为功能描述方式。 以下将分别介绍可用于功能描述的并行描述语句、 进程和顺序描述语句, 举例说明它们各自的用法及异同。 7.4.1 并行描述语句 在常见的程序语言如C和PASCAL中, 多数语句均按源文件中的书写次序顺序执行。 在VHDL的结构体中没有规定语句的执行次序, 所有的语句都可以同时执行。 在任一时刻, 每个语句是否执行仅取决于该语句中的敏感信号是否发生了新的变化。 敏感信号每发生一次新的变化,该语句就执行一次, 而不受其它语句的影响。 只所以这样规定, 是为了模拟硬件电路本身的并行性。 在实际的硬件电路中, 各个部分都相对独立、 并行地工作, 没有人能为它们规定工作的顺序。 并行描述语句主要包括信号赋值语句、 进程（PROCESS）语句、 块（BLOCK）语句等。 有些语句（如信号赋值语句）既可描述并行行为, 又可描述顺序行为, 而且两种用法的格式相同。 进程语句和块语句都是复合语句, 其内部可包含多条语句。 作为一个整体, 它们在结构体内并行工作, 但其内部所包含的各条语句又是按书写次序顺序执行的。 1. 信号赋值语句 信号赋值语句是VHDL中进行功能描述的最基本的语句, 其常用的格式为 目的信号量 = 表达式;  其作用是将信号量表达式的值赋予目的信号量。 表达式中至少有一个敏感信号, 每当敏感信号改变其值时, 就执行该信号赋值语句。 具有延时的赋值语句格式为目的信号量 = 表达式 AFTER 延时量;  其含义是当表达式中的敏感信号改变其值时, 要延时由延时量规定的时间后, 才将新的表达式取值赋予目的信号量。 使用赋值语句时, 必须保证表达式的类型和目的信号量的类型相同。 ［例 7 ― 11］ 使用赋值语句描述的译码器, 两个输出中y1考虑了器件的延时。 ? ENTITY decoder1 IS PORT（ a15, a14, a13: IN BIT; y0, y1: OUT BIT）; END decoder1; ARCHITECTURE behav OF decoder1 IS BEGIN y0 = (NOT a15) AND a14 AND A13; y1 = (NOT a15) AND a14 AND A13 AFTER 5 ns; END behav; 上面介绍的信号赋值语句属于无条件赋值, 只要敏感信号变动它就执行。 此外, 还有两种有条件的赋值语句, 分别称为条件信号赋值语句和选择信号赋值语句。 它们都包括多个附带条件值的赋值子句, 需根据条件表达式的取值决定将哪一个信号表达式赋值给目的信号量。 条件信号赋值语句的一般形式为 目的信号量 = 信号表达式1 WHEN 条件1 ELSE  … 信号表达式n-1 WHEN 条件n-1 ELSE 信号表达式n ; 选择信号赋值语句的一般形式如下: WI