电子技术数字电路部分课件PPT第一章数字电路的基础知识.ppt

例：分析下图的逻辑功能。 A B F 真值表 相同为“1” 不同为“0” 同或门 =1 例：分析下图的逻辑功能。 A B F 真值表 相同为“0” 不同为“1” 异或门 =1 例：分析下图的逻辑功能。 2 3 4 A M B 1 F =1 0 1 被封锁 1 1 2 3 4 A M B 1 F =0 1 0 被封锁 1 选通电路 任务要求 最简单的逻辑电路 1.指定实际问题的逻辑含义，列出真值表，进而写出逻辑表达式。 2.用逻辑代数或卡诺图对逻辑表达式进行化简。 3.列出输入输出状态表并画出逻辑电路图。 分析步骤： §3.3 组合逻辑电路设计 例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。 1.首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。输出量为 F，多数赞成时是“1”，否则是“0”。 2.根据题意列出逻辑状态表。 逻辑状态表 3.画出卡诺图： 用卡诺图化简 A BC 00 01 11 10 0 1 AB AC BC 4.根据逻辑表达式画出逻辑图。 ?1 A B B C F A B C F 若用与非门实现 3.4.1 编码器 所谓编码就是赋予选定的一系列二进制代码以固定的含义。 n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。 （1）二进制编码器 将一系列信号状态编制成二进制代码。 §3.4 几种常用的组合逻辑组件 例：用与非门组成三位二进制编码器 --- 八线 - 三线编码器 设八个输入端为I1?I8，八种状态，与之对应的输出设为F1、F2、F3，共三位二进制数。 设计编码器的过程与设计一般的组合逻辑电路相同，首先要列出状态表，然后写出逻辑表达式并进行化简，最后画出逻辑图。 真值表 I1 I2 I3 I4 I5 I6 I7 I8 F3 F2 F1 8-3译码器逻辑图 （2）二---十进制编码器 将十个状态（对应于十进制的十个代码）编制成BCD码。 十个输入 需要几位输出？ 四位 输入：I0? I9。 输出：F3 ? F0 列出状态表如下： 状态表 逻辑图略 3.4.2 译码器 译码是编码的逆过程，即将某个二进制翻译成电路的某种状态。 （1）二进制译码器 将n种输入的组合译成2n种电路状态。也叫n---2n线译码器。 译码器的输入： 一组二进制代码 译码器的输出： 一组高低电平信号 A1 A0 2-4线译码器74LS139的内部线路 输入 控制端 输出 74LS139的功能表 “—”表示低电平有效。 74LS139管脚图 一片139种含两个2-4译码器 例：利用线译码器分时将采样数据送入计算机。 2-4线译码器 A B C D 三态门 三态门 三态门 三态门 总线 00 0 全为1 工作原理：（以A0A1=00为例） 数据 2-4线译码器 A B C D 三态门 三态门 三态门 三态门 总线 脱离总线 （2）显示译码器 二-十进制编码 显示译码器 显示器件 在数字系统中，常常需要将运算结果用人们习惯的十进制显示出来，这就要用到显示译码器。 显示器件： 常用的是七段显示器件 a b c d e f g 显示器件： 常用的是七段显示器件 a b c d f g a b c d e f g 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 e ?? 显示译码器： 1 14 74LS49 B C BI D A e a b c d f g Ucc GND 74LS49的管脚图 消隐控制端 功能表（简表） 输 入 输 出 显 示 D?A BI a?g 1 0 XXXX 0000000 消隐 8421码 译码 显示字型 完整的功能表请参考相应的参考书。 74LS49与七段显示器件的连接： b f a c d e g b f a c d e g BI D C B A +5V +5V 74LS49是集电极开路，必须接上拉电阻 74LS49 二、基本代数规律 交换律 结合律 分配律 A+B=B+A A? B=B ? A A+(B+C)=(A+B)+C=(A+C)+B A? (B ? C)=(A ? B) ? C A(B+C)=A ? B+A ? C A+B ? C=(A+B)(A+C) 普通代数不适用! 三、吸收规则 1.原变量的吸收： A+AB=A 证明： A+AB=A(1+B)=A?1=A 利用运算规则可以对逻辑式进行化简。 例如： 被吸收 2.反变量的吸收： 证明： 例如： DC BC A DC BC A A + + = + + 被吸收