第三节 组合逻辑电路讲义.docVIP

第三章 组合逻辑电路讲义 ? ??? 组合逻辑电路：任何时刻的输出状态只取决于同一时刻各输入状态的组合，而与电路 的原状态无关。 从电路结构上看，组合逻辑电路具有以下特点： (1) 电路由逻辑门电路组成，不含任何记忆元件，电路没有记忆能力； (2) 输入信号是单向传输的，电路中没有反馈延迟通路。 3.1 ?组合逻辑电路的分析方法和设计方法 一、组合逻辑电路的分析方法 组合逻辑电路的分析，就是找出逻辑电路输出和输入之间的逻辑关系，从而确定电路的逻辑功能。组合逻辑电路的分析方法一般按下列步骤进行： (1) 根据给定组合逻辑电路的逻辑图，从输入端开始，逐级推导出各输出端的逻辑函数表达式； (2) 化简和变换各逻辑表达式，使表达式有利于列真值表； (3) 根据逻辑表达式列出它的真值表，以使逻辑功能更加直观； (4) 由逻辑函数表达式或真值表，用文字概括出给定组合逻辑电路的逻辑功能。 (3) 确定逻辑功能。 ???? 举例：奇偶校验电路 说明：由真值表分析电路功能则需一定的数电知识，需要有知识的积累，分析电路的能力才会不断提高。 二、组合逻辑电路的设计方法 设计是分析的逆过程，设计者需从实际的逻辑问题出发，选择适当的逻辑器件，设计出满足逻辑功能要求的电路，并力求最简。 当选用小规模集成电路(SSI)组件做设计时，电路最简的标准是所用门电路的数目最少，而且门电路的输入端数目也最少。 当使用中规模集成电路(MSI)组件时，电路最简的标准是使用的集成电路数目最少，种类最少，而且相互间的连线也最少。 基于SSI设计组合逻辑电路时，一般按以下步骤进行： (1) 对实际逻辑问题进行逻辑抽象，列出描述实际逻辑问题的真值表。 直接从实际问题的逻辑功能出发，进行逻辑抽象求得其真值表，是设计的基础，也是关键。因为真值表建立的正确与否，将决定着所设计的电路能否实现预定的逻辑功能。具体做法是： 首先，分析实际逻辑问题的因果关系，确定输入变量和输出变量，通常是取原因(或条件)作为输入逻辑变量，取结果作为输出逻辑变量；再给输入、输出变量赋值，即确定输入、输出变量的名称、状态表示，0、1的具体含义由设计者人为选定；最后，分别考察在每一个可能的输入组合作用下相应的输出值，便可求得符合题意的真值表。 (2) 根据真值表写出逻辑函数表达式，并化简为最简与或表达式。 (3) 根据对电路的具体要求和器件的资源情况，选定所采用的器件类型，并依据所选器件类型进行逻辑表达式的变换。 (4) 由变换的逻辑表达式画出逻辑图。 当采用MSI组合逻辑器件设计时，其设计步骤与上述基本相同，只是不用将逻辑函数表达式进行化简，而只需将其变换成与所用器件的输出函数表达式相同或相似的形式即可。 设计举例?? 用与非门和反相器设计一个将8421BCD码转换成余3码的电路。 3.2 ?常用组合逻辑电路 常用组合逻辑电路种类繁多，主要有编码器、译码器、数据选择器、数值比较器、加法器等。这些组合电路的应用非常广泛，已是标准化的中规模集成产品。下面分别介绍这些器件的工作原理和使用方法。 一、加法器 在数字系统中，除进行逻辑运算外，还经常做数值的算术运算。两个二进制数之间的算术运算无论是加、减、乘、除，目前在数字计算机中都是化作若干步加法运算进行的。因此，加法器是构成算术运算器的基本单元。 1.? 1位加法器 (1) 半加器 如果不考虑低位的进位，将两个1位二进制数相加称为半加。能实现半加运算的电路叫半加器。两个1位二进制数的半加运算可用真值表3.3.14表示，其中A、B分别表示被加数和加数，S表示本位和数，C表示向相邻高位的进位数。 逻辑表达式 ?????????????? ????????????????????? 可用一个异或门和一个与门组成半加器，也可用与非门组成半加器， (2) 全加器 在将两个多位二进制数相加时，除了最低位以外，其它每一位的加必须考虑来自低位的进位。即将两个对应位的加数、被加数和低位来的进位数3个数相加称为全加，能实现全加运算的电路叫全加器。 2. 多位加法器 (1) 串行进位加法器 若两个多位二进制数相加，可采用并行相加串行进位的方式来完成。例如，有两个4位二进制数A3A2A1A0和B3B2B1B0相加，可以用4个全加器分别进行A3和B3、A2和B2、A1和B1、A0和B0的相加，被加数与加数的每一位同时送到相应的全加器输入端，低位全加器的进位输出与高位全加器的进位输入相连，最低位A0和B0的相加由于没有更低的进位，因而最低位全加器的Ci-1端应接0。 问题：串行进位，运算速度较慢。为克服这一缺点，可以采用超前进位方式。 (2) 超前进位加法器 超前进位加法器，是指两个多位二进制数相加时，各位数的进位信号由输入二进制数直接产生的加法器。即每位的进位只由加数和被加数决定，而与低位