EDA技术课程设计---8位加法器设计.docVIP

EDA技术课程设计 课题： 8位加法器设计 系 别： 电气与电子工程系 专 业： 电子信息工程 姓 名： 张 天 雷 学 号： 指导教师： 赵 红 梅 河南城建学院 2011年月日 一、设计目的 3 二、设计要求 3 三、总体设计原理与内容 3 1、设计的总体原理 3 2、设计内容 5 四、EDA设计及仿真 6 1、8位加法器源程序 6 2、仿真结果及数据分析 13 五、硬件实现 15 1、硬件实现步骤 15 2、硬件实现照片 16 六、设计总结 16 1、设计过程中遇到的问题及解决方法 16 2、设计体会 17 3、对设计的建议 17 七、设计生成的电路图 17 八、参考文献 17 一、设计目的 通过对FPGA（现场可编程门阵列）芯片的设计实践，使学生掌握一般的PLD（可编程逻辑器件）的设计过程、设计要求、设计内容、设计方法，能根据用户的要求及工艺需要进行电子芯片设计并制定有关技术文件。培养学生综合运用已学知识解决实际工程技术问题的能力、查阅图书资料和各种工具书的能力、工程绘图能力、撰写技术报告和编制技术资料的能力，受到一次电子设计自动化方面的基本训练。 培养学生利用EDA技术知识，解决电子设计自动化中常见实际问题的能力，使学生积累实际EDA编程。通过本课程设计的学习，学生将复习所学的专业知识，使课堂学习的理论知识应用于实践，通过本课程设计的实践使学生具有一定的实践操作能力8位加法器采用两个4位二进制并行加法器级联而成qq(0):= not(A(0)XOR(NOT(B(0)))); sq(0):= not(qq(0) XOR (NOT(ci))); if ((A(0) xor B(0))=1) then cq(0):= ci; ELSE cq(0):=A(0); END if; 流程框图： 图1 2、设计内容 第一步，用按键输入一个8位二进制数，然后根据EN1，EN2的按键，选择输入的是加数还是被加数，最后根据位选值动态显示其值。 第二步，根据算法进行相加运算，并且由第一步所得cout数值决定数码管显示和，最后根据位选值动态显示。 根据以上，需要设计一个四位加法器，十进制转换程序和动态显示程序。 四、EDA设计及仿真 1、8位加法器源程序 ----------------------COMPONENT ADD4:------------------------ LIBRARY IEEE; --二进制四位加法器 USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY ADD4 IS Port(A,B:in STD_logic_vector(3 downto 0); --输入四位二进制 ci:in STD_logic; --输入进位 co: out STD_logic; --输出进位 so:out STD_logic_vector(3 downto 0) ); --输出和 end; ARCHITECTURE h1 of ADD4 is begin process(A,B) variable cq, qq, sq: STD_logic_vector(3 downto 0); begin qq(0):= not(A(0) XOR (NOT (B(0)))); sq(0):= not(qq(0) XOR (NOT(ci))); --低位相加并产生进位 if((A(0)xorB(0))=1)then cq(0):= ci; ELSE cq(0):=A(0); END if; qq(1):= not(A(1) xor (NOT(B(1)))); sq(1):= not(qq(1) xor (NOT(cq(0)))); --第二位于前一进位相加 if((A(1) xor B(1))=1) Then cq(1):= cq(0);--产生进位