arm出租车计价器系统课程设计.docxVIP

  1. 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
arm出租车计价器系统课程设计

课 程 设 计 报 告题目:出租车计价器系统 专业:)班级:学号:姓名:指导教师:完成日期:一、前言1.1 课题研究背景嵌入式系统反映了当代必威体育精装版的技术水平。嵌入式系统不仅和一般的PC机上的应用系统不同,就是针对不同的具体应用而设计的嵌入式系统之间差别也很大。嵌入式系统一般功能单一,简单而且兼容性方面要求不高,但是在大小和成本方面限制较多。1.2 课程研究目的和意义在本实验中以三星S3C6410开发板和7个7段数码管为基础,设计一个出租车简易计价器,用FPGA开发板的按键手动来控制出租车的状态,即行驶或等待,数码管显示当前的行驶里程,等待时间以及总共的费用。二、需求分析 随着汽车的普及人们出行的需求出租车行业越来越繁盛,随之而来的便是关于乘客出租车计费的标准化要求,本设计根据乘客以及车主的实际情况来进行设计,具备的功能如下:(1)异步复位,复位信号与时钟信号不同步。(2)基准时钟(50MHZ)由原来的每秒跳变50M下分成每秒跳变3下,即便于人眼的观察,设计5秒钟里程变化一公里,6秒钟时间等待为一分钟。(3)用一个拨码开关来控制当前的状态,如果是高电平1则开始计里程,如果是低电平0则开始计等待时间。(4)用7个7段数码管来显示当前的里程,等待时间以及最后的费用。(5)手动控制计费系统,当一位客人下车而另一位客人上车则按复位键清0,使得数码管只显示起始价8元。三、开发环境及系统结构3.1开发环境三星s3c6410开发板 3.2系统结构1、结构图 图1 2、顶层划分图2四、详细设计1、输入输出信号描述信号输入/输出目标/源功能描述clkinputpin系统时钟(50MHZ)resetinputpin异步清零,低电平有效startinputpin状态选择,1时计里程,0时计等待时间hex0inputpin显示里程的十位上的数字hex1inputpin显示里程个位上的数字hex2outputpin显示计时十位上的数字hex4outputpin显示计时个位上的数字hex5 output pin显示计费百位上的数字hex6 output pin显示计费十位上的数字hex7 output pin显示计费个位上的数字表12、分频模块module fenpin(clk,reset,clk_1);input clk,reset; output clk_1;reg clk_1;reg [29:0] count;always@(posedgeclk,negedge reset)begin if(!reset) begin count=0; clk_1=1b0; end else if(count==) begin count=0; clk_1=!clk_1; end else count=count+1d1; endendmodule仿真结果:图3 3、里程模块在出租车转轴上加装传感器,以便获得“行驶里程信号”。设汽车每走10米发一个脉冲,到1公里时,发100个脉冲,所以对里程计数要设计一个模100计数器,如图3-1程的计数显示,则用十进制、译码显示即可,见图3-4。计数器采用74LS290,显示可用译码、驱动、显示三合一器件CL002或共阴、共阳显示组件module licheng(reset,start,clk_1,lch); input reset,start,clk_1; output lch;reg [7:0] lch;reg [5:0] count; always@(negedgereset,posedge clk_1) begin if(!reset) beginlch=8b; count=6b; end else begin if(start) begin if(count==6b) beginlch=lch+1b1; count=count+1b1; if(lch[3:0]4b1001) beginlch[7:4]=lch[7:4]+4b0001;lch[3:0]=4b0000; end end

文档评论(0)

a888118a + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档