电工电子工程基础II_4同步时序电路课件.pptVIP

数字逻辑与FPGA——同步时序电路 内容 时序逻辑电路的结构及特点 时序逻辑电路逻辑功能的描述方法 同步电路逻辑功能的分析 计数器（二进制、十进制、N进制） 同步计数器的建模方法 参数化模块 实验任务 时序电路的一般化模型 基本概念 电路由组合电路和存储电路组成 电路的输出不仅与当时的输入有关，而且还与电路原来的状态有关 组合电路 存储电路 Y1 Yr X1 Xi 输入信号 输出信号 存 储 电 路 的 输 入 输 出 状 态 Qr Q1 Z1 Zj 时序电路的分类 从控制时序状态的脉冲源来分： 同步：存储电路里所有触发器有统一的时钟源，它们的状态在同一时刻更新。 异步：没有统一的时钟脉冲，触发器的状态更新不是同时发生的。 同步 异步 时序逻辑电路的描述方法 描述方法一般有四种 逻辑方程式 Z＝F1(X，Qn) ------ 输出方程 Y＝F2(X，Qn) ------激励方程 Qn+1＝F3(Y，Qn) ------状态方程 现态 次态/输出 输入 n Q X Q / Z n+1 状态表 状态表是反映时序逻辑电路的输出Z、输入X、次态Qn+1以及现态 Qn 之间的对应取值关系的表格。 时序逻辑电路的描述方法 状态图： 反映时序逻辑电路状态转换规律及相应输入、输出取值关系的图形 Q1Q0 X/Z 00 01 1/0 0/1 1/1 0/0 该图表示Q1Q0的状态转换情况，斜线上方是输入信号X，斜线下方是输出信号Z，连线及箭头表示转换的方向。 时序逻辑电路的描述方法 时序图 能直观地描述电路输入信号、输出信号以及CP，在时间上的对应关系，也称波特图。 0 0 0 1 0 0 0 1 0 1 1 1 0 0 0 0 1 1 1 1 0 0 0 1 1 1 0 1 0 1 0 0 时序逻辑电路的描述方法 同步时序逻辑电路的分析 时序逻辑电路分析 按照给定的时序逻辑电路，分析它在输入信号的作用下，其状态和输出信号变化的规律，进而确定电路的逻辑功能。 分析过程的主要表现形式 时序电路的逻辑功能是由其状态和输出信号的变化规律呈现出来的。所以,分析过程主要是列出电路状态表或画出状态图、工作波形图。 分析同步时序逻辑电路的一般步骤 根据给定的时序逻辑电路，写出各触发器的激励方程和时序逻辑电路的输出方程 将驱动方程代入相应触发器的特性方程，求出触发器的次态方程（状态方程） 根据状态方程和输出方程，列出状态转换表、画出状态图或时序图 确定和说明电路的逻辑功能 同步时序逻辑电路的分析举例 所以，属Moore型 例1 试分析下图所示时序电路的逻辑功能。 解：由电路图可知，此为同步时序逻辑电路，无输入信号 1.写出各触发器的驱动方程和输出方程。 Y2 ＞ 1J C1 1K ＞ 1J C1 1K CP Y1 Q1 Q2 输出方程： 驱动方程： 同步时序逻辑电路的分析举例 得： 2.将驱动方程代入JKFF的特性方程，求JKFF的的次态方程。 JKFF的特性方程： 3.列状态表，画状态图和时序图。 现 态 触发器输入 次 态 J2 K2 J1 K1 代入法。将 代入特性方程，得到 再将01代入得到10···· 列表有两种方法： 列出所有FF的输入状态， 根据FF功能可得次态。 0101 1100 1111 1111 0 100 1 000 J1=Q2 K1=1 J2=Q1 K2=1 画状态图和时序图 00 01 10 Q2Q1 4. 由状态图和时序图可确定： 该时序电路为同步三进制计数器。 现 态 触发器输入 次 态 J2 K2 J1 K1 0101 1100 1111 1111 0 100 1 000计数器的分类 同步 按数值增减趋势 加计数器 Up Counter 减计数器 Dou Counter 可逆计数器 Up/Dou Counter 按FF状态更新时刻 异步 --所有FF的状态同时更新，共用一个CP --所有FF的状态不同时更新，不共用一个CP 按状态变量使用的编码 二进制计数器 Binary 二-十进制计数器 BCD N 进制计数器 Another 二进制计数器 异步二进制加计数器 J2 K2 Q2 J1 K1 Q1 J0 K0 Q0 CP Q0 Q1 Q2 RD FF0 FF1 FF2 二进制计数器 同步二进制计数器 为了提高计数速度，我们将CP脉冲同时接到所有FF，使FF的状态变换与CP脉冲同步。这种方式的计数器称为同步计数器。 该计数器的速度比异步计数器提