第5章 成触发器.pptVIP

第5章 集成触发器 主要内容： 基本触发器、钟控触发器、 主-从触发器、边沿触发器。 重点掌握： 各种触发器的功能和状态方程以及边沿触发器的应用。 难点：各种触发器的工作原理。 5.2 钟控触发器 5.2.1　钟控R-S触发器 5.2.2　钟控D触发器 5.2.3　钟控J-K触发器 5.2.4　钟控T触发器 5.2.5　电位触发方式的工作特性 5.3 主-从触发器 5.3.1　主-从触发器基本原理 5.3.2　主从J-K触发器主触发器的一次翻 转现象 5.3.3　主从J-K触发器集成单元 5.3.4　集成主从J-K触发器的脉冲工作特性 5.4 边沿触发器 5.4.1　维持－阻塞触发器 5.4.2　下降沿触发的边沿触发器 5.4.3　CMOS传输门构成的边沿触发器 　　２．CP由1变0时，从触发器接受主触发器的状态。 　　设三极管T1和T2开关的延迟时间为0.5tpd，则从CP由1变0直到触发器状态转移完成，需2.5tpd时间，这就要求CP=0的持续时间满足： 　　３．触发器的工作频率：时钟信号的最高工作频率为 　　４．主从J-K触发器:主触发器有一次翻转特性，为了提高抗干扰能力，在满足对tCPH要求的条件下，尽可能使CP=1的持续时间缩短，采用窄脉冲触发。 　　主从J-K触发器是一种脉冲触发方式，由脉冲的下降沿触发，有时将触发器的状态方程写成： 主从触发器 小结 　　１．主从触发器由主触发器和从触发器两部分级联而成，分别受两个互补的时钟信号控制。 　　２．主触发器和从触发器在时钟信号的驱动下，交替工作；状态的转移发生在时钟信号的下降沿。 　　３．主从触发器和相同类型的钟控触发器具有相同的状态方程，但触发方式和时机不同。 　　４．主从J-K触发器的主触发器具有一次翻转特性，因此该触发器的抗干扰能力较弱。 图5-3-1 主从 R-S 触发器 主触发器 从触发器 G5 G6 Q主 Q主 G7 G8 R S CP G1 G2 Q Q G3 G4 1 G9 图5-3-2 主从 J-K 触发器 G5 G6 Q主 Q主 G7 G8 K J CP G1 G2 Q Q G3 G4 1 G9 置0阻塞线 置0维持线 置1阻塞线 置1维持线 图5-4-1 维持－阻塞R-S触发器 　　１．维持－阻塞触发器基本工作原理 F G R S CP A B Q Q C E SD RD ● ● a b 5.4.1　维持－阻塞触发器 　　由上可见：由于维持－阻塞的作用，使得触发器仅在CP的上升沿触发，其余时间保持不变。 　　当CP=0时，触发器状态保持不变。 　　当CP由0跳变至1时，触发器状态发生转移。 　　若S=0、R=1，则RD=1、 SD=0，这使得： 　　(1) 触发器置1； 　　(2)通过置0阻塞线封锁C门，阻塞了将触发器置0的渠道； 　　(3)通过置1维持线封锁G门，维持了触发器置1的功能； 　　同样的方法可以分析出其它输入信号作用下的工作情况。 逻辑图 　　２．维持－阻塞D触发器 图5-4-2 维持－阻塞D触发器 F G D CP A B Q Q C E SD′ RD′ a b RD SD Q D Q SD RD CP 图5-4-3 上升沿触发的D触发器逻辑符号 置1阻塞线 　　维持－阻塞D触发器为上升沿触发，逻辑功能与钟控D触发器一致。 ● ● 直接置0端 直接置1端 　　(1) 时钟CP由0变1之前，门F和G的输出端a和b应建立起稳定状态。这段时间称为建立时间： 　　在建立时间内，输入信号不能发生变化，所以： 　　(2) 脉冲上升沿到达后，要达到维持－阻塞作用，必须使SD或RD由1变0。所经历的这段时间称为保持时间：th=1tpd 在这段时间内，输入信号也不能变化。 tset th 图5-4-4 D 触发器的建立时间和保持时间 　　３．维持－阻塞D触发器的脉冲工作特性 tCPL≥tset=2tpd 　　(3) 从CP由0变1直到触发器状态转移稳定于新状态，共需经历3tpd的时间，因此要求： 　　(4) 触发器的工作频率：时钟信号的最高工作频率为 RD Q CP SD D 图5-4-5 D 触发器的工作波形 　　１．电路结构 5.4.2　下降沿触发的边沿触发器 图5-4-6 下降沿触发的J-K触发器逻辑图 J K CP A Q Q ≥1 RD SD B D C ≥1 F E H G 　　特点：门G和H的平均延迟时间比基本触发器的平均延迟时间长。 　　２．基本工作原理 　　当CP由1负向跳变到0时，由于门G和H平均延迟时间比基本触发器平均延迟时间长