霍亮生第五章 门电路与组合逻辑电路.pptVIP

高电平和低电平都是对应的一段电压范围，因此在数字电路中，对电子元件、器件参数精度的要求及其电源的稳定度的要求比模拟电路要低。 2.二极管或门 3 三极管非门 4.分立元件复合门电路 （2）对于或非门及或门，多余输入端应接低电平，比如直接接地；也可以与有用的输入端并联使用。另外，还可以通过一个小于0.7K的电阻接地. 5.4.1 概述 5.4.2 组合逻辑电路的分析方法 作业5.1, 5.8, 5.9, 5.17 ,5.20, 8线-3线74LS148优先编码器逻辑图 74LS148优先编码器 1 1 ＆ ＆ 1 1 1 1 1 1 1 1 1 1 ＆ ≥1 ＆ ≥1 ＆ ≥1 控制电路： 控制编码器的工作状态 扩展编码功能 74LS148功能表 1、在EI=0时，编码器工作，并允许同时有多个输入端为低电平，即有输入信号。 EI=1时，编码器不工作。 74LS148功能表 2、I7 的优先权最高，I0的优先权最低。即当I7=0时，无论其它输入端有无输入信号（表中以×表示），输出端只给出I7的编码，以此类推。 3、表中的3种输出组合“111”，可以由EO、 GS 的状态加以区别。 74LS148功能表 用两片74LS148接成的16线-4线二进制优先编码器逻辑图 16线-4线二进制优先编码器功能表 5.5.4 译码器 译码和编码的过程相反。编码是指将某种信号或十进制数（输入）编成二进制代码（输出）；译码是将二进制代码（输入）按其编码时的原意译成对应的信号或十进制数码（输出）。 § 5.5 常用的组合逻辑电路 5.5.1 加法器 (1) 半加器 1 +) 0 1 0 +) 1 1 0 +) 0 0 1 +) 1 1 0 进位CO 半加器真值表 A B S CO 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 S=AB+AB=A ? B CO=AB S=AB+AB=A ? B CO=AB 半加器逻辑电路图 A ＝1 B S CO ? CO A B S CO (2) 全加器 半加器 A B S CO ? CI CO An Bn CIn Sn COn+1 本位加数 低位向本位的进位 本位和 本位向高位的进位 全加器真值表 CIn An Bn Sn CO n+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 0 1 0 1 1 0 1 0 CI AB 0 1 00 01 11 10 Sn = CIn ? (An ? Bn) 1 1 1 0 0 1 0 0 0 1 AB CI 00 01 11 10 CO n+1 = AnBn +CIn(An ? Bn) 双全加器:74LS183 全加器 An Bn CIn Sn COn+1 用4个全加器构成一个4 位二进制加法器 全加器 全加器 全加器 全加器 CI0 CO4 A0 A3 A2 A1 B0 B1 B3 B2 S0 S1 S2 S3 5.5.2 数据选择器 从多个数据中选择出一个选择，也叫多路转换器 其功能类似一个多投开关，是一个多输入、单输出的组合逻辑电路。 D0 D1 F A 输入 输出 控制 1、2选1数据选择器 1 D0 D1 A ?1 F A F 0 D0 1 D1 F= AD0 + AD1 输入数据 输出数据 控制信号 集成化 D0 D1 Y A 型号:74LS157 数据选择器 2、4选1数据选择器(集成电路型号:74LS153) A1 A0 Y 0 0 D0 0 1 D1 1 0 D2 1 1 D3 Y=A1A0D0 + A1A0D1 + A1A0D2 + A1A0D3 D0 A0 D3 D2 D1 A1 Y Y=A1A0D0 + A1A0D1 + A1A0D2 + A1A0D3 4选1数据选择器 ? 1 DO