第二章 集成逻辑门 数字电子技术知识基础 .pptVIP

* * 第二章 集成逻辑门 1 0 该与非门输出高电平，T5截止 该与非门输出低电平，T5导通 ? TTL门存在的问题 当将两个TTL“与非”门输出端直接并联时： Vcc→R5→门1的T4→门2的T5产生一个很大的电流 产生一个大电流 1. 抬高门2输出低电平； 2. 会因功耗过大损坏门器件。 注：TTL输出端 不能直接并联。 问题引入 三态逻辑门（TSL） 集电极开路TTL“与非”门（OC门） 第二节 其它类型TTL门电路 TTL与非门电路 ? （一） OC门的结构 RL VC 集电极开路与非门（OC门） 当输入端全为高电平时，T2、T5导通，输出F为低电平； 输入端有一个为低电平时，T2、T5截止，输出F高电平接近电源电压VC。 ? OC门完成“与非”逻辑功能 逻辑符号： 输出逻辑电平： 低电平0.3V 高电平为VC（5-30V） A B F ? 第二节 其它类型TTL门电路 一、集电极开路TTL“与非”门（OC门） （二）OC门实现“线与”逻辑 F RL VC 相当于“与门” 逻辑等效符号 ● 负载电阻RL的选择 （自看作考试内容） 一、集电极开路TTL“与非”门（OC门） 第二节 其它类型TTL门电路 （三） OC门应用--电平转换器 OC门需外接电阻，所以电源VC可以选5V—30V，因此OC门作为TTL电路可以和其它不同类型不同电平的逻辑电路进行连接。 TTL电路驱动CMOS电路图 CMOS电源电压VDD = 5V时，一般的TTL门可以直接驱动CMOS门 一、集电极开路TTL“与非”门（OC门） 第二节 其它类型TTL门电路 CMOS电路的VDD = 5V—18V，特别是VDDVCC时，必须选用集电极开路（OC门）TTL电路 当 E= 1时， 输出F端处于高阻状态记为Z。 二、三态逻辑门（TSL） 第二节 其它类型TTL门电路 （一） 三态门工作原理 当 E= 0时，T4输出高电平VC = 1，D2截止，此时后面电路执行正常与非功能F=AB； 第二章 集成逻辑门 逻 辑 功 能 逻 辑 符 号 F A B ? E 常用的还有高电平使能的三态门。 A B F ? E 二、三态逻辑门（TSL） 第二节 其它类型TTL门电路 （一） 三态门工作原理 逻 辑 功 能 逻 辑 符 号 第二节 其它类型TTL门电路 二、三态逻辑门（TSL） 第二章 集成逻辑门 （二） 三态门的应用 1. 三态门广泛用于数据总线结构 任何时刻只能有一个控制端有效，即只有一个门处于数据传输，其它门处于禁止状态。 总线 第二节 其它类型TTL门电路 二、三态逻辑门（TSL） 第二章 集成逻辑门 （二） 三态门的应用 2. 双向传输 当E=0时，门1工作，门2禁止，数据从A送到B； E=1时，门1禁止，门2工作，数据从B送到A。 ECL“或/或非”门电路 ECL门的主要优缺点 第三节 ECL集成逻辑门 一、ECL“或/或非”门电路 第二章 集成逻辑门 第三节 ECL集成逻辑门 输入级 输出级 同时实现或/或非逻辑功能，为非饱和型电路 基准电源--为T4管提供参考电压VBB。选定VBB = -1.2V 逻 辑 符 号 逻 辑 表 达 式 ? 优点 1. 开关速度高 2. 逻辑功能强 3. 负载能力强 ? 缺点 1. 功耗较大 2. 抗干扰能力差： 逻辑摆幅为0.8V左右，噪声容限VN一般约300mV 互补输出端“或/或非” ，且采用射极开路形式，实现输出变量的“线或”操作 第三节 ECL集成逻辑门 一、ECL“或/或非”门电路 I2 L基本单元电路 I2 L门电路 I2 L的主要优缺点 第四节 I2L集成逻辑门 ? 电路的组成 射极加正电压VE，构成恒流源I0 I0 多集电极晶体管T2，C1、C2、C3之间相互隔离 T2的驱动电流是由T1射极注入的，故有注入逻辑 ? 工作原理 1. 当VA = 0.1V低电平时，T2截止，I0从输入端A流出，C1、C2和C3输出高电平 2. 当A开路（相当于输入高电平）时，I0流入T2的基极， T2饱和导通，C1、C2和C3输出低电平。 逻辑符号 A--输入 C1、C2和C3--输出 电路的任何一个输出与输入之间都是“非”逻辑关系 电路可简化为： 第四节 I2L集成逻辑门 一、I2 L基本单元电路 （一） “与”门 线与 逻辑功能： F=A?B 第四节 I2L集成逻辑门 二、I2 L门电路 （二） “与或非”门 VE用输入变量来代替 逻辑功能： 二、I2 L门电路 第四节 I2L集成逻辑门 ? 优点 1. 集成度高 2. 功耗小 3. 电源电压范围宽 4. 品质