上拉就是将不确定的信号通过一个电阻嵌位在高电平.doc

　上拉就是将不确定的信号通过一个 HYPERLINK /z/Search.e?sp=S%E7%94%B5%E9%98%BBch=w.search.yjjlinkcid=w.search.yjjlink \t _blank 电阻嵌位在高 HYPERLINK /z/Search.e?sp=S%E7%94%B5%E5%B9%B3ch=w.search.yjjlinkcid=w.search.yjjlink \t _blank 电平！电阻同时起限流作用！下拉同理！　　上拉是对器件注入电流，下拉是输出电流；弱强只是 HYPERLINK /z/Search.e?sp=S%E4%B8%8A%E6%8B%89%E7%94%B5%E9%98%BBch=w.search.yjjlinkcid=w.search.yjjlink \t _blank 上拉电阻的阻值不同，没有什么严格区分；对于非集电极（或漏极）开路输出型电路（如普通 HYPERLINK /z/Search.e?sp=S%E9%97%A8%E7%94%B5%E8%B7%AFch=w.search.yjjlinkcid=w.search.yjjlink \t _blank 门电路）提升电流和电压的能力是有限的，上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。　　上下拉电阻： 　　1、当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平（一般为3.5V）， 这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。 上拉电阻　　2、OC门电路必须加上拉电阻，以提高输出的高电平值。 　　3、为加大输出引脚的驱动能力，有的 HYPERLINK /z/Search.e?sp=S%E5%8D%95%E7%89%87%E6%9C%BAch=w.search.yjjlinkcid=w.search.yjjlink \t _blank 单片机管脚上也常使用上拉电阻。 　　4、在CMOS芯片上，为了防止 HYPERLINK /z/Search.e?sp=S%E9%9D%99%E7%94%B5ch=w.search.yjjlinkcid=w.search.yjjlink \t _blank 静电造成损坏，不用的管脚不能悬空，一般接上拉电阻产生降低 HYPERLINK /z/Search.e?sp=S%E8%BE%93%E5%85%A5%E9%98%BB%E6%8A%97ch=w.search.yjjlinkcid=w.search.yjjlink \t _blank 输入阻抗， 提供泄荷通路。 　　5、芯片的管脚加上拉电阻来提高输出电平，从而提高芯片 HYPERLINK /z/Search.e?sp=S%E8%BE%93%E5%85%A5%E4%BF%A1%E5%8F%B7ch=w.search.yjjlinkcid=w.search.yjjlink \t _blank 输入信号的噪声容限增强 HYPERLINK /z/Search.e?sp=S%E6%8A%97%E5%B9%B2%E6%89%B0%E8%83%BD%E5%8A%9Bch=w.search.yjjlinkcid=w.search.yjjlink \t _blank 抗干扰能力。 　　6、提高总线的抗 HYPERLINK /z/Search.e?sp=S%E7%94%B5%E7%A3%81%E5%B9%B2%E6%89%B0ch=w.search.yjjlinkcid=w.search.yjjlink \t _blank 电磁干扰能力。管脚悬空就比较容易接受外界的电磁干扰。 　　7、 HYPERLINK /z/Search.e?sp=S%E9%95%BF%E7%BA%BFch=w.search.yjjlinkcid=w.search.yjjlink \t _blank 长线传输中电阻不匹配容易引起反射波干扰，加上下拉电阻是电阻匹配，有效的抑制反射波干扰。 　　上拉电阻：　　就是从电源高电平引出的电阻接到输出 　　1，如果电平用OC(集电极开路，TTL)或OD(漏极开路，COMS)输出，那么不用上拉电阻是不能工作的， 这个很容易理解， HYPERLINK /z/Search.e?sp=S%E7%AE%A1%E5%AD%90ch=w.search.yjjlinkcid=w.search.yjjlink \t _blank 管子没有电源就不能输出高电平了。 　　2，如果输出电流比较大，输出的电平就会降低（电路中已经有了一个上拉电阻，但是电阻太大，压降太高），就可以用上拉电阻提供电流分量， 把电平“拉高”。（就是