我08组合逻辑电路分析设计.ppt

第3章 组合逻辑电路 一、组合逻辑电路的特点 二、逻辑功能的描述 3.1.1 组合逻辑电路的分析方法 2. 举例说明组合逻辑电路的分析方法 解：为了方便写表达式，在图中标注中间变量，比如F1、F2和F3。 一、逻辑抽象 分析因果关系，确定输入/出变量 定义逻辑状态的含意（逻辑状态赋值） 列出真值表 二、写出逻辑表达式 三、选定器件类型 四、根据所选器件：对逻辑表达式化简（用门） 变换（用MSI） 或进行相应的描述（PLD） 五、画出逻辑电路图。 例3-3 设计一个监视交通信号灯状态的逻辑电路 1、抽象 输入变量: 红（R）、黄（A）、绿（G） 输出变量： 故障信号（Z） 逻辑赋值：用1表示灯亮、 0不亮 z：1故障 0正常 3、 选用小规模SSI器件 4、化简 5、 画出逻辑图 用与非门实现， 表达式作以下变换： 表3-2 例3-3真值表 3.2.1 　加法器 串行进位加法器----采用四个1位全加器组成 超前进位集成4位加法器74LS283 四. 超前进位加法器74LS283的应用 目的与要求： 1、掌握组合逻辑电路的定义、特点。2、掌握组合电路的分析方法和设计方法。 重点与难点：组合电路的分析方法和设计方法。 课堂练习 1．比较下列数值，找出最大数和最小数。 （100100011）2；（467）8；（1101011001）BCD；（FA）16； 2．将下列逻辑函数化简成最简与或表达式（Σd表示无关项）。 （1）Y =Σm（0，1，3，5，8）+Σd（10，11，12，13，14，15） 3．写出下图所示电路输出Y的表达式，并根据给定A、B波形，对应画出输出Y的波形。 二. 多位加法器 低位的进位信号送给邻近高位作为输入信号，任一位的加法运算必须在低一位的运算完成之后才能进行。 串行进位加法器优点：电路简单，缺点：运算速度不高。 实现多位二进制数加法运算的电路。 0 2. 超前进位加法器(也称并行进位加法器) 进位输入是由专门的“进位门”综合所有低位的加数、被加数及最低位进入输入后来提供,四个全加器同时相加.。 换言之，该电路能使每位的进位直接由加数和被加数直接产生，而无需等待与低位的进位信号，称之为“快速加法器”或”超前进位加法器”。 优点：快，每一位的和及最后的进位基本同时产生 缺点：电路复杂，集成加法器大多采用 目前常用的超前进位加法器MSI器件: 74LS283是一个超前四位加法器电路，可实现两个四位二进制数的相加 三、快速进位集成4位加法器74LS283 逻辑图 片内超前进位 74LS283电路的逻辑符号 CI是低位的进位， CO是向高位的进位， A3A2A1A0和B3B2B1B0是两个二进制待加数， S3、S2、S1、S0是对应各位的和。 1 用两片74LS283构成一个8位二进制数加法器。 在片内是超前进位，而片与片之间是串行进位。 　　2. 实现8421BCD码到余3码的转换。　　 图3.14 由74LS283构成的代码转换电路 8421BCD码 0011 余3码 　　例3. 将8421BCD码转换成余3码。 　　余3码＝8421BCD码＋3(即0011) 8421码 余3码 0000 0011 +0011 0001 0100 ?? ?? +0011 作业题 178页 自我检测题（一）、3-3、3-5 * * 复习 CMOS门的特点？ 使用注意事项？ CMOS电路的优点 （1）微功耗。 CMOS电路静态电流很小，约为纳安数量级。 （2）抗干扰能力很强。 输入噪声容限可达到VDD/2。 （3）电源电压范围宽。 多数CMOS电路可在3～18V的电源电压范围 内正常工作。 　 （4）输入阻抗高。 　 （5）负载能力强。 CMOS电路可以带50个同类门以上。 （6）逻辑摆幅大。（低电平0V，高电平VDD ） 本章小结 　门电路是构成各种复杂数字电路的基本逻辑单元，掌握各种门电路的逻辑功能和电气特性，对于正确使用数字集成电路是十分必要的。 　本章介绍了目前应用最广泛的TTL和CMOS两类集成逻辑门电路。在学习这些集成电路时，应把重点放在它们的外部特性上。外部特性包含两个内容，一个是输出与输入间的逻辑关系，即所谓逻辑功能；另一个是外部的电气特性，包括电压传输特性、输入特性、输出特性等。本章也讲一些集成电路内部结构和工作原理，但目的是帮助读者加深对器件外特性的理解，以便更好地利用这些器件。 第三章 组