第2章 微型计算机基础 微型计算机原理与接口技术 知识课件.ppt

A0 B0 A1 A2 A3 A4 A5 A6 A7 B1 B2 B3 B4 B5 B6 B7 8286 OE T 1 ≥1 ≥1 图 2-35 8286双向总线驱动器 74LS245 T=0，B A T=1，A B 总线驱动器 74LS244 —— 三态门驱动器（含8个门） 引脚： I1～I8和O1～O8 输入线和输出线 E1#，E2# 使能信号，各控制4个三态门 功能： E1#=0，E2#=0，门导通，否则输出为高阻态 标志寄存器FR（Flag Register）、psw CF -进位标志：算术运算时有进位CF=1，无进位CF=0 PF-奇偶标志：逻辑运算结果“1” 的个数为偶数PF=1 AF-辅助进位标志：第3位向第4位有进位时AF=1 ZF-零标志：运算结果为“0”则ZF=1 SF-符号标志：运算结果为负数时SF=1 OF-溢出标志：运算结果超出规定范围OF=1 IF-中断允许标志：IF=1中断允许 DF-方向标志， DF=0地址加1 TF-跟踪标志，TF=1，为单步工作方式 D0 D15 D8 D7 ZF CF AF PF IF TF SF OF DF 这6个状态标志由EU设置，反映 算术或逻辑运算结果的某些性质。 3个控制标志由指令来设置 算术逻辑运算影响标志位，传送指令不影响 8088/8086 CPU的特点 采用并行流水线工作方式 对内存空间实行分段管理： 每段大小为64KB 段地址寄存器指示段的首地址 用段地址和段内偏移实现对1MB空间的寻址 分段寻址允许程序在存储器内重定位（浮动）； 支持多处理器系统； 片内没有浮点运算部件，浮点运算由数学协处理器8087支持（也可用软件模拟） 注：80486DX以后的CPU均将数学协处理器作为标准部件集成到CPU内部 五、工作时序 时序的概念：CPU各引脚信号在时间上的关系。 时钟周期：每个时钟脉冲的持续时间成为一个时钟周期，用Ti表示，由时钟发生器产生，是CPU工作的基本时间单位。PC/XT时钟频率4.77MHz，时钟周期是210ns。 总线周期：CPU完成一次访问内存(或接口)操作所需要的时间。8088执行存储器读或存储器写操作需用4个时钟周期。 8088的总线周期由4个时钟周期组成，称为T1、T2、T3、T4状态； 指令周期P：由若干个总线周期组成。是从取指令开始到指令执行完毕所需要的时间。 一个总线周期 时钟发生器 RES 8284 CLK RESET 8088 IO/M RD WR ALE A19～A16 A15～A8 +5V MN/MX 一个典型的总线周期 T1 T2 T3 T4 地址输出 状态输出 地址输出 地址输出 数据输入 低电平=读存储器，高电平=读I/O接口 CLK A19S6～A16S3 A15～A8 AD7～AD0 ALE IO/M DT/R DEN 图 2-21 8088读总线周期 RD T1 T2 T3 T4 一个总线周期 地址输出 状态输出 地址输出 地址输出 数据输入 低电平=写存储器，高电平=写I/O接口 T1 T2 T3 T4 CLK A19S6～A16S3 A15～A8 AD7～AD0 ALE IO/M WR DT/R DEN 一个总线周期 地址输出 状态输出 地址输出 地址输出 数据输入 低电平=写存储器，高电平=写I/O接口 T1 T2 T3 T4 CLK A19S6～A16S3 A15～A8 AD7～AD0 ALE IO/M WR DT/R DEN 图 2-22 8088写总线周期 利用READY信号，使CPU达到可靠地 读写内存和I/O接口的目的 §2.3 系统总线 主要内容： 总线的基本概念和分类； 总线的工作方式； 常用系统总线标准。 一、概述 总线： 是一组导线和相关的控制、驱动电路的集合。是计算机系统各部件之间传输地址、数据和控制信息的公共通道。 地址总线（AB） 数据总线（DB） 控制总线（CB） 总线分类 CPU总线：CPU ?? 外围部件 系统总线：主机??I/O接口 外部总线：微机??外设 片内总线 片外总线 按相对 CPU的位置 按层次 结构 总线结构 单总线结构 简单，但总线竞争严重 CPU M M I/O I/O I/O 多总线结构 面向CPU的双总线结构 面向主存的双总线结构 双总线结构 多总线结构 在多总线结构中，以双总线结构为主； 输入/输出总线 CPU 主存储器 （MM） I/O接口 I/O接口 I/O接口 存储总线 （1）面向CPU的双总线结构 （2）面向主存储器的双总线结构 系统总线 CPU 主存储器 I/O接口 I/O接口 存储总线 （3）现代微机