一种DDS任意波形发生器的ROM优化方法.docVIP

一种DDS任意波形发生器的ROM优化方法 李超，谢雪松，张小玲 （北京工业大学半导体可靠性研究室， 北京 朝阳 100124） 摘要：提出了一种改进的基于直接频率合成技术（DDS）的任意波形发生器在现场可编程门阵列（FPGA）上的实现方法。首先将三角波、正弦波、方波和升、降锯齿波的波形数据写入片外存储器，当调用时再将相应的数据移入FPGA的片上RAM，取代传统的分区块的将所有类型波形数据同时存储在片上RAM中；再利用正弦波和三角波的波形在四个象限的对称性，以及锯齿波的线性特性，通过硬件反相器对波形数据和寻址地址值进行处理，实现了以四分之一的数据量还原出精度不变的模拟信号。从而将整体的存储量减小为原始设计方案的5%。经过验证，这种改进方法正确可行，能够大大减小开发成本。 关键词：直接频率合成（DDS），现场可编程门阵列（FPGA），存储空间优化 中图分类号：TN741 文献标识码：A  0 引言 随着数字通信技术的发展，基于直接频率合成技术（DDS）的信号发生器以其频率转换速度快、频率分辨率高、相位连续、波形稳定度高以及便于程控等诸多优势，得到了越来越广泛的应用[1]。与此同时，DDS技术的一个缺陷也逐渐显现出来，那就是要想获得高精度的波形，就要以大量的存储资源占用为代价[2]。对于常见的基于现场可编程门阵列（FPGA）的DDS信号发生器的设计方案，为了不影响系统的运行速度，波形数据一般都存放在FPGA的片上RAM资源中，而FPGA的片上RAM资源有限，且片上RAM存储空间的大小与FPGA芯片的价格成正比，这就无形中增加了系统的开发成本。针对这一问题，本文提出一种改进的基于FPGA的DDS任意波形发生器的设计方案，在不改变波形精度的前提下，将波形数据量降低为传统设计方案的25%，并且能够输出正弦波、三角波、占空比可变的方波和升、降锯齿波六种波形。 1.DDS基本原理 DDS技术的 核心是利用累加器，将频率控制字、相位控制字和波形控制字转化成读取波形数据的地址值，再将读出的波形数据与幅度控制字相乘得到不同的波形，其结构框图如图1所示[3]。 图1 传统DDS任意波形发生器结构示意图 Fig.1 Schematic of Traditional DDS Arbitrary Waveform Generator 输出波形的频率由频率控制字与输入时钟共同决定，其关系可由式1表示： （1） 其中，fo为输出频率，K是频率控制字，N是一个正整数，其数值一般为频率控制字K的位宽，fc为输入时钟的频率。由累加器输出的结果与相位控制字相加，相当于将输出波形进行一次相移，从而确定波形的相位。因为DDS任意波形发生器能够产生多种类型的波形，所以需要将不同类型的波形数据分区块的写入波形存储器（ROM）中，将之前产生的地址值与波形控制字相加就是用于将地址指向特定的波形类型的数据所在的区块。读出的离散的波形数据经过数模转换器（D/A）就转换成了连续的模拟信号，再经过低通滤波器（LPF）就可以得到所需的平滑的波形输出。 2.DDS优化设计 2.1整体设计方案 本设计的DDS任意波形发生器能够直接产生0-1KHz的正弦波、三角波、升/降锯齿波和占空比可变的方波等五种波形，经过后接的功率放大电路幅值可达65V。系统采用型号为AD9746的高精度差分数/模转换芯片（D/A），数据位宽为14 bit，这就意味着每个波形数据都为14 bit位宽，则对模拟信号采样生成波形数据时，就需要采集214个数据点，如果按照传统的DDS设计方案，则占用的片上RAM资源为：波形类型数*数据位宽*数据量=5*14*214=1146880 bit，可以看出，资源的占用量已经远远超出了大多数常用FPGA芯片的片上资源总量。为了减小资源的占用，首先对不同类型的波形数据的存储方式进行优化。 如图1所示，传统的DDS任意波形发生器是将所有类型的波形数据按区块的存储在ROM中，按照需求读出某一区块的数据用于产生相应波形，这种设计方案的ROM利用率很低，如果以存储五种波形数据为例，则在生成某种波形的时候，ROM空间的80%存储的都是无关数据。因此，为了节省空间，将不同类型的波形数据以数组的形式写在软件中，当需要产生某种波形时，通过波形控制字的控制，将指定的波形数据移入FPGA的片上存储器。由于软件运行的存储区域为片外的SDRAM，而SDRAM的存储空间较大，因此用SDRAM的空间占用取代FPGA片上存储资源的占用可以在很大程度上降低成本。 另外，从式1中可以看出，当频率控制字K取1时，可以得到系统的频率分辨率[4]：