计算机硬件技术基础2.pptVIP

第二章 8086/8088微处理器及其体系结构 2.1 8086/8088CPU的编程结构 2.2 8086/8088的存储器组织 2.3 8086/8088的I/O组织 2.4 8086/8088CPU的引脚功能和工作 方式 2.5 8086/8088的操作及其时序 2.6 高性能微处理器先进技术简介 2.1 8086/8088CPU的编程结构 2.1.1 Intel 8086/8088 2.1.1 Intel 8086/8088 2.1.1 Intel 8086/8088 2.2 8086/8088的存储器组织 2.3 8086/8088的I/O组织 8086/8088采用独立编制方式，设有输入指令IN和输出指令OUT用于访问I/O端口。 2.4 8086/8088CPU的引脚功能和工作方式 8086CPU 双列直插式的封装形式 40条引脚 分时复用的地址/数据总线 33 MN/MX：工作方式选择引脚。接高电平表示工作在最小模式，低电平表示工作在最大模式 17 NMI：输入，上升沿有效，不可屏蔽中断请求引脚。 18 INTR：输入，高电平有效，可屏蔽中断请求引脚。 32 RD：输出，低电平有效，读控制引脚。此信号指出要执行一个对内存或I/O端口的读操作。 WR：写信号，输出，低电平有效，表示CPU当前正在进行存储器或I/O写操作，具体为哪种写操作由M/IO信号决定， DMA方式时高阻态。 HOLD：总线保持请求信号，输入，高电平有效，其他总线主控者向CPU请求使用总线的信号。 HLDA：总线保持响应信号，输出，高电平有效，表示对其它主部件的总线请求做出响应，与此同时让出总线。 M/IO：存储器/输入输出控制信号，输出。高电平时表示CPU和存储器之间进行数据传输；低电平时表示CPU和I/O设备之间进行数据传输。 INTA：中断响应信号，输出，低电平有效，用来对外设的中断请求做出响应。 2.5 8086/8088的操作及其时序 2.5.1 基本概念 在微机系统中，CPU是在时钟信号控制下，按节拍有序地执行指令序列。 指令执行周期：从取指令开始，经过分析指令、对操作数寻址，然后执行指令、保存操作结果的过程。 总线周期：在一个指令执行周期中， 通过总线进行一次对存储单元或I/O端口读或写的操作过程。 时钟周期：时钟脉冲信号的一个循环时间，又称为一个“T”状态，是CPU的基本时间计量单位，它由计算机主频决定，一个最基本的总线周期由4个时钟周期组成 。 8086的主要操作 系统的复位和启动操作 总线操作 中断操作 暂停操作 总线保持或总线请求/允许操作 2.5.2 系统的复位和启动 复位信号至少要保持4个时钟周期的高电平。 除CS寄存器内容为1外，其余寄存器的值为0。 2.5.3 总线操作 包括总线读操作和总线写操作。 读操作是指CPU从存储器或I/O读取数据 写操作是指CPU把数据写入存储器或I/O 2.5.4中断响应总线周期操作 高档微机中应用的现代先进计算机技术 2.6 高档微机中应用的现代先进计算机技术 2.6 高档微机中应用的现代先进计算机技术 2.6 高档微机中应用的现代先进计算机技术 2.6 高档微机中应用的现代先进计算机技术 * 8088 是准16位微处理器 8086/8088除了外数据总线位数及与此相关的部分逻辑稍有差别外,内部结构和基本性能相同,指令系统完全兼容。 8086 是全16位微处理器 在8086/8088的设计中，引入了两个重要的结构概念： 指令流水线 存储器分段 数据总线和地址总线的低16位/低8位分时复用。 这两个概念在以后升级的Intel系列微处理器中一直被沿用和发展。正是这两个概念的引入，使8086/8088比原来的8位MPU在运行速度、处理能力和对存储空间的访问等性能方面有很大提高。 8086/8088 MPU由两个独立的处理单元构成： 总线接口单元BIU和执行单元EU。 总线 控制电路 20位 AB 通用寄存器 累加器 基址寄存器 计数寄存器 数据寄存器 堆栈指针 基址指针 目的变址 源变址 指针寄存器 变址寄存器 地址加法器 运算暂存器 ALU 标志寄存器 EU 控制电路 指令指针 内部暂存器 指令队列 总线接口单元(BIU) 执行单元(EU) 外部总线 8086/8088 DB 8088:8位 8086:16位 ∑ CS DS SS ES IP 1 2 3 4 5 6 8位 8088 8086 AX AH AL BX BH BL CX CH CL DX D