IC 设计流程简介.ppt

1 产品规范 2信息收集学习 3 IP核的准备 14 布局手册编写 15布局布线 18后仿真 4 系统规划 5 HDL 代码编写 6 HDL 仿真平台搭建 7 RTL 仿真调试 8 FPGA网表生成 16 SPF生成 17后仿真SDF生成 19布局与原理图对照 10 FPGA验证调试 11 网表综合 12前仿真SDF生成 13前仿真 22封装 21晶圆探测 24推向市场 23实际环境测试 20工艺流片 9 仿真环境搭建 总结： IC设计的流程 IC 工程师 产品工程师 版图工程师 谢谢！ * * * * 集成电路（IC）设计流程简介 刘国静 * 提纲 封装 工艺流片 IP核的准备 IC设计流程分层介绍 IC设计的概念及流程概述 * 什么是IC设计 系统逻辑与性能的设计 ?具体的物理版图 IC 设计 抽象设计 ?具体实现（代码） ?门级网表 ?版图 ?产品 * IC设计的方法 IC 设计方法 一个设计划分为很多层 目的 使系统简化； 在不同的设计层次及时发现错误并加以纠正 把系统划分成一些可操作的模块 目的 允许多个设计者同时设计； 某些子模块的资源可以共享 层次化 结构化 1 产品规范 2信息收集学习 3 IP核的准备 14 布局手册编写 15布局布线 18后仿真 4 系统规划 5 HDL 代码编写 6 HDL 仿真平台搭建 7 RTL 仿真调试 8 FPGA网表生成 16 SPF生成 17后仿真SDF生成 19布局与原理图对照 10 FPGA验证调试 11 网表综合 12前仿真SDF生成 13前仿真 22封装 21晶圆探测 24推向市场 23实际环境测试 20工艺流片 9 仿真环境搭建 IC设计的流程 IC 工程师 产品工程师 版图工程师 * 提纲 封装 工艺流片 IP核的准备 IC设计流程分层介绍 IC设计的概念及流程概述 * 5.6.7 RTL代码编写及仿真 ◆编写代码及验证代码，并进行RTL级的仿真测试。 ◆使用工具：ModelSim或NC-Verilog等。 ◆通过对比波形，判断是否符合设计要求。 ModelSim仿真波形图 8 FPGA网表生成 RTL级仿真通过以后，设计代码可以综合为FPGA的网表 1）使用工具:Synopsys FPGA Express等 文件：综合后的网表为EDIF文件。 2）使用工具：Quartus等, 文件：生成能下载到FPGA的文件，POF文件。 9 FPGA仿真环境搭建 FPGA（Field Programmable Gate Array）元件可编程逻辑门阵列 FPGA 板子 电源和下载电路 10 FPGA验证调试 是整个设计过程中耗时最长的过程 在FPGA上面调试成功以后，才能够去进行下面的步骤。 FPGA测试环境搭建 逻辑分析 FPGA板子 11 网表综合 在FPGA上面调试成功以后，将设计代码综合为用于布局的网表。 使用工具：Synopsys DesignCompiler。 得到两个文件： 1）db文件， 2）列出了设计中寄存器和线的Verilog文件。 DC窗口中的db文件 12.13 前仿真SDF的生成及前仿真 因为是在布局布线之前的仿真，所以称为前仿真。 SDF（standard delay file）包含了所有时序信息的一个文件。利用上一步的Verilog生成。 SDF生成工具： Synopsys DesignCompiler。 前仿真工具：与RTL 仿真时相同，即ModelSim或NC-Verilog等 14.15布局布线（版图） 16.17.18 SPF及SDF生成及后仿真 因为是在布局布线之后的仿真，所以称为后仿真。 SPF（standard parasitic file）包含了寄生电阻和电容提取信息的文件 。 用SPF文件可以生成与前仿真相似的SDF文件。 后仿真和前仿真的结构应该非常相近。 19 布局与原理图对比 文件有两个部分： 布局后的网表（xxx.v）和Hspice模型(xxx.spi). 1 产品规范 2信息收集学习 3 IP核的准备 14 布局手册编写 15布局布线 18后仿真 4 系统规划 5 HDL 代码编写 6 HDL 仿真平台搭建 7 RTL 仿真调试 8 FPGA网表生成 16 SPF生成 17后仿真SDF生成 19布局与原理图对照 10 FPGA验证调试 11 网表综合 12前仿真SDF生成 13前仿真 22封装 21晶圆探测 24推向市场 23实际环境测试 20工艺流片 9 仿真环境搭建 IC设计的流程 IC