实验2_1_8255A并行实验(一).ppt

  1. 1、本文档共31页,可阅读全部内容。
  2. 2、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第一 /二讲 8255A 并行实验 Course web: 8255A 并行实验(一) 实验目的 了解8255A芯片的结构及其编程方法,通过“0”方式的应用—步进电机控制实验,学习并行接口电路及其控制程序的设计原理与方法。 实验内容 用8255的PA口作输出口,控制四相步进电机以双八拍方式运行;接合8255 的PC口设置按键来控制电机的起停。 实验要求 利用MFID实验平台和步进电机驱动模块板进行硬件连接,利用MF2KI集成开发环境进行步进电机软件控制程序的设计、调试,直到使步进电机正常运行。 掌握程序中延时部分的控制 实验导入 1.1 I/O接口概述 接口 就是CPU与外界的连接电路,或者说是与外界进行信息交换的界面。 I/O设备 键盘、显示器、打印机、硬盘、 光驱、控制设备、测量设备、 通讯设备 接口 硬件:支撑作用 软件:驱动控制 接口技术 采用硬件与软件相结合的方法,研究微处理器如何与外界进行最佳连接,实现高效可靠的信息交换的一门技术。 1.1 I/O接口概述 接口 举例 1.1 I/O接口概述 I/O设备与I/O接口 I/O接口受CPU控制,I/O设备受I/O接口控制。 为增加通用性,I/O接口的接口电路一般均具有可编程功能。 微机的应用离不开与外部设备接口的设计、选用和连接。 1.2 接口信息与功能 接口信息 数据信号: 如:8位、16位、32位数据; 状态信号: 表示外设是否准备好信号。 如:READY、BUSY、ACK 控制信号: 表示启动、停止外设之类的信号. (STROBE) 1.2 接口信息与功能 接口硬件 1.2 接口信息与功能 接口软件(设备驱动程序) 初始化程序段:设置接口工作方式及初始条件。传送方式处理程序段:CPU针对不同的I/O设备有不同的处理方式。 主控程序段:完成接口任务的程序。程序终止与退出程序段:接口电路硬件保护及操作系统中数据恢复。 辅助程序段:提供人-机对话手段。 1.2 接口信息与功能 接口的功能 数据缓冲功能:通过寄存器或锁存器实现。存放数据的寄存器或锁存器称之为数据口。 接受和执行CPU命令功能:存放CPU命令代码的寄存器称之为命令口,存放执行状态信息的寄存器称之为状态口。 设备选择功能:CPU通过地址译码选择不同外设。即CPU通过地址译码选择不同I/O接口。 信号转换功能:协调总线信号与I/O设备信号。转换包括信号的逻辑关系、时序配合和电平转换。 可编程功能:增加接口的灵活性和智能性。 1.3可编程并行接口8255 对于各种型号的CPU都有与其配套的并行接口芯片。如Intel公司8255A(PPI),Zilog公司Z-80PIO,MC6820(PIO)等,它们的功能虽有差异,但工作原理基本相同。 1.3可编程并行接口8255 RD:读信号,低电平有效。 WR:写信号,低电平有效。 RESET:复位信号,高电平有效。它清除控制寄存器并将8255A的A、B、C三个端口均置为输入方式;输入寄存器和状态寄存器被复位,并且屏蔽中断请求;24条面向外设信号线呈现高阻悬浮状态。 1.3可编程并行接口8255 与外部设备的连接信号 PA0~PA7:端口A的输入/输出线。 PB0~PB7:端口B的输入/输出线。 PC0~PC7:端口C的输入/输出线。 这24根信号线均可用来连接I/O设备和传送信息。其中,A口和B口只作输入/输出的数据口用,尽管有时也利用它们从I/O设备读取一些状态信号,如打印机的“忙”(Busy)状态信号、A/D转换器的“转换结束”(EOC)状态信号,但对A口和B口来说,都是作8255A的数据口读入,而不是作8255A的状态口读入的。 1.3可编程并行接口8255 C口的作用与8255A的工作方式有关,它除了作数据口以外,还有其他用途,故C口的使用比较特殊,单独介绍如下: a.作数据口。 b.作状态口。 c.作专用(固定)联络(握手)信号线。 d.作按位控制用。 8255的内部结构 8255A的内部结构如图7.2所示。它由以下4个部分组成。 1.3可编程并行接口8255 1.3可编程并行接口8255 数据总线缓冲器。这是一个三态双向8位缓冲器,它是8255A与CPU系统数据总线的接口。 读/写控制逻辑。读/写控制逻辑由读信号RD、写信号WR、选片信号CS以及端口选择信号A1A0等组成。 输入/输出端口A、B、C。8255A包括3个8位输入输出端口(port)。每个端口都有一个数据输入寄存器和一个数据输出寄存器。 A组和B组控制电路。控制A、B和C三个端口的工作方式。 表1.1 8255A基本操作与端口地址 方式命令(Add: +3) 作用:指定8255A的工作方式及其方式下3个并行端口(PA、PB、PC)的功能,是作输入还是作输出。 格式:8位

文档评论(0)

wxc6688 + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档