- 1、有哪些信誉好的足球投注网站(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
- 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
- 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们。
- 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
- 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
10分钟学会PLD设计3
10分钟学会PLD设计 2 编译和布线 ? 我们先要指定所用芯片的型号,菜单:Assign-Device ?如下图 将弹出一窗口 (注意把show only fastest speed grades前的钩去掉,否则看不到EPM7128SLC84-15) 在Debice Family 中选择MAX7000S DEVICE选择EPM7128SLC84-15 再指定芯片的管脚(也就是把你设计的IO口如L1,L2指定到芯片对应的管脚上如10,9) Assign-Pin/Location/Chip(也可以在空白处点右键,选Assign-Pin/Location/Chip) 将弹出下图窗口: 在Node Name 中添入SW3 Chip Resource 下的Pin中输入管脚41 在Pin type中输入input 点ADD 连后同样指定以下管脚: Node name pin Pin type SW2 44 input SW1 45 input L1 10 output L2 9 output ? ? ? ? 在加完L2后点OK(编译后可以看到IO在芯片上的分布:MAX+plusII- Froorplan Editor,具体见在编译后面的讲解) 编译文件 File-Project-saveCompile 此时可能弹出下图WARNING窗口,提示“project has user pin or logic cell assignments, but never been compiled before. For best fitting results, let the compiler choose the first set of assignments instead”,这是因为在管脚指定之前没有compile,你只要再点save compile就可以了 MAX+PLUS II 编译器将检查项目是否有错,并对项目进行逻辑综合,然后对设计进行布局布线,放到一个Altera 器件中,同时将产生报告文件、编程文件和用于时间仿真用的输出文件 逻辑综合:就是把HDL语言或原理图翻译成最基本的与或非门的连接关系 布局布线:把这种与或非门的连接关系用芯片的内部的可编程结构和连线来实现 如果设计正确,将下图所示,点确认 编译后可以看到IO在芯片上的分布:MAX+plusII- Froorplan Editor 将弹出一窗口如下图 双击空白处,可以看到下图所示IO在芯片EPM7128SLC84上的布局 创建一个设计的符号 (此和本设计无关,仅供其他设计在高层调用) 在 File菜单中选择 Create Default Symbol 项,即可创建一个设计的符号。该符号可被高层设计调用。 此时会产生一个COMPILE窗口,直接点Start,完成后点确认 ? ? ? 下面您可以继续学习: 10分钟学会PLD设计3 -设计的仿真 10分钟学会PLD设计4 -下载
文档评论(0)