第二章 8086微处理器及其系统(用).pptVIP

2.5.2 存储器的分段管理 3. 8086系统内存地址的一些专用区域 2.5.4 I/O组织 （1） CPU通过I/O接口电路与外设相连。 I/O 端口： I/O 接口中被分配了地址的寄存器。 CPU可对I/O端口进行读/写操作 。 有了端口地址，CPU与外设的输入/输出操作，就归结对接口电路中各端口的读/写操作。 （2）8086中用低16位地址线对8位的I/O端口寻址，寻址范围216＝64K。 （3）CPU对I/O端口的编址方式： 统一编址方式 独立编址方式 8086/8088对I/O端口的编址方式：独立编址方式 一、统一编址方式 将I/O端口和内存单元统一编址。 全部地址空间：00000H~FFFFFH 内存单元地址空间：00000H~EFFFFH I/O端口地址空间：F0000H~FFFFFH 优点：可以用访问内存的方法访问I/O端口，使得访问外设的方式灵活。 缺点：①内存地址减少。 ②从指令上不容易分清是对内存操作还是对端口操作。 IN：CPU 对I/O端口进行读操作，数据从I/O端口输入，在硬件上产生RD信号，M/ IO引脚位低电平。 OUT：CPU 对I/O端口进行写操作，数据从I/O端口输出，在硬件上产生WR信号，M/ IO引脚位低电平。 2.6.1 8086的总线周期 2.6.4 最小模式下的总线请求/响应操作时序 当一个系统中有多个总线主模块时，若其它总线主模块要使用系统总线时： （1）在HOLD引脚发一个高电平，表示申请使用系统总线，此时若CPU允许这个请求，同意让出系统总线，则： （2）在HLDA引脚上发一个高电平信号，同时将系统总线全部悬空，即CPU与系统总线断开。 （3）此后总线有其它总线控制模块使用，直到使用完毕，将HOLD变为低电平，CPU检测到低电平后，将HLDA变为低电平，收回对总线的控制。 二、独立编址方式 将I/O端口和内存单元分开编址。8086/8088微机系统中采用独立编址方式。 并用低16位地址线对I/O端口寻址，可寻址216= 64 K个I/O端口。 内存单元地址空间：00000H~FFFFFH（1M） I/O端口地址空间：0000H~FFFFH （64K） 优点：克服了统一编址的缺点。 缺点：对I/O端口的操作少。 CPU 在访问内存和I/O端口时： 软件： 访问I/O端口：IN，OUT 访问内存：多种寻址方式 硬件：M/ IO引脚区别 访问I/O端口：M/ IO为低 访问内存： M/ IO为高 （3）8086/8088设有专用的指令对I/O端口进行读写操作，即IN和OUT指令。 2.6 8086的操作时序 2.6.1 8086的总线周期 2.6.2 系统的复位及启动操作 2.6.3 最小模式下的总线读写操作 2.6.4 最小模式下的总线请求/响应操作 2.6.5 中断响应操作 1、指令周期 每条指令的执行包括取指令、译码和执行操作，执行一条指令所需要的时间叫指令周期，不同的指令具有不同的指令周期，一个指令周期由一个或几个总线周期组成。 2、时钟周期 时钟信号的周期，CPU的基本时间计量单位，由主频决定。 8086：f=5MHZ , 1个时钟周期=1/5=0.2μs=200ns 3、总线周期 CPU通过外部总线对存储器或I/O接口进行一次访问所需要的时间。 1个基本的总线周期=4个时钟周期 若把每个时钟周期称为1个状态T，1个基本的总线周期包括4个T状态，按时间的先后顺序分别称为T1、T2、T3、T4。 总线周期 T1 T2 T3 T4 若外部设备速度较慢，使CPU不能在4个T状态内完成数据的传输，则外部设备会向CPU发出请求延长总线周期的信号（READY＝0），CPU在收到这一信号后，就在T3的后面加入一个等待周期TW，加入TW个数随外部设备请求信号的时间而定。 当CPU不执行总线周期时，此时，CPU内部的指令队列已满，且EU部件正进行有效的内部操作，总线接口部件BIU不与总线打交道，而进入总线空闲周期Ti。此时是BIU对EU的等待状态。 T1 T2 T3 Tw T4 TI TI 2.6.2 复位及启动操作 当RESET=1，且保持4个时钟周期时，系统复位。 对寄存器值的影响 内部寄存器，除CS外，全部清零； 指令队列清零； 标志寄存器（FR）清零；