从零开始设计FPGA最小系统-Read.PDFVIP

清远见——嵌入式培训专家 http :// 第2 章 从零开始设计FPGA 最小系统 本章目标 掌握FPGA 最小系统的概念和组成电路 了解FPGA 常用接口电路的原理和设计 了解FPGA 硬件系统的调试步骤和方法 2.1 FPGA 最小系统的概念 FPGA 最小系统是可以使FPGA 正常工作的最简单的系统。它的外围电路尽量最少，只 包括FPGA 必要的控制电路。 一般所说的FPGA 的最小系统主要包括：FPGA 芯片、下载电路、外部时钟、复位电 路和电源。如果需要使用NIOS II 软嵌入式处理器还要包括：SDRAM 和Flash 。一般以上 这些组件是 FPGA 最小系统的组成部分。 色飓风 II 代 Altera 开发板功能框图如图2.1 所示。 清远见FPGA 应用设计开发班培训教材 PDF 文件使用 pdfFactory Pro 试用版本创建 1 2.2 FPGA 最小系统电路分析 11 ║ 图2.1 色飓风II 代Altera 开发板功能框图 红色飓风II 代Altera 开发板的总线接口信号如图2.2 所示。 图2.2 开发板的总线扩展接口 2.2 FPGA 最小系统电路分析 2.2.1 FPGA 管脚设计 FPGA 的管脚主要包括：用户I/O （User I/O ）、配置管脚、电源、时钟及特殊应用管脚等 其中有些管脚可有多种用途，所以在设计FPGA 电路之前，需要认真的阅读相应FPGA 的芯 片手册。 下面以Altera 公司的Cyclone 系列FPGA 为例，介绍FPGA 的各种功能管脚。 （1）用户I/O 。 I/Onum （LVDSnumn ）：可用作输入或输出，或者双向口，同时可作为LVDS 差分对的负 端。其中num 表示管脚序号。 一般在绘制FPGA 原理图时，将同一种功能和用途的管脚放在一个框图中，如图2.3 所 示是用户I/O 的原理图。 （2 ）配置管脚。 MSEL[1..0]：用于选择配置模式。FPGA 有多种配置模式，比如主动、被动、快速、 正常、串行、并行等，可以此管脚进行选择。 DATA0 ：FPGA 串行数据输入，连接至配置器件的串行数据输出管脚。 DCLK：FPGA 串行时钟输出，为配置器件提供串行时钟。 nCSO （I/O ）：FPGA 片选信号输出，连接至配置器件的nCS 管脚。 ASDO （I/O ）：FPGA 串行数据输出，连接至配置器件的ASDI 管脚。 nCEO：下载链器件使能输出。在一条下载链（Chain ）中，当第一个器件配置完成后 清远见FPGA 应用设计开发班培训教材 PDF 文件使用 pdfFactory Pro 试用版本创建 ║ 2 12 第 章 从零开始设计FPGA 最小系统 此信号 使能下一个器件开始进行配置。下载链的最后一个器件的nCEO 应悬空。 清远见FPGA 应用设计开发班培训教材 PDF 文件使用 pdfFactory Pro 试用版本创建 1 2.2 FPGA 最小系统电路分析 13 ║ 图2.3 FPGA 用户I/O 原理图 nCE：下载链器件使能输入，连接至上一个器件的nCEO 。下载链第一个器件的