2018计算机组成原理实验报告模板.docxVIP

武汉大学计算机学院本科生实验报告MIPS流水线CPU设计与实现专业名称：XXX XXX课程名称：XXX XXX指导教师：徐爱萍教授学生学号：20XXXXXXXXX学生姓名：XXX二○一八年四月郑 重声 明（打印在正面）本人呈交的实验报告，是在指导老师的指导下，独立进行实验工作所取得的成果，所有数据、图片资料真实可靠。尽我所知，除文中已经注明引用的内容外，本实验报告不包含他人享有著作权的内容。对本实验报告做出贡献的其他个人和集体，均已在文中以明确的方式标明。本实验报告的知识产权归属于培养单位。本人签名：手写签名 日期：摘要（打印在正面）XXXX实验的实验目的是XXXX。实验设计主要遵循XXXX。实验内容主要包括：实验结论为XXXX………………关键词：关键词1；关键词2；关键词3（黑体小4） （宋体小4）目录（自动生成）正面开始目录（自动生成）正面开始I1 实验目的和意义（正面开始）11.1 实验目的11.2 实验意义12 实验设计22.1 概述22.2 实验环境22.2.1 Verilog HDL简介22.2.2 ModelSim简介22.2.3 MARS 简介22.2 硬件设计32.2.1 CPU总体结构（按流水线来写）32.2.2程序计数器（XX）32.2.3寄存器设计（XX）32.2.4算术逻辑运算单元（XX）42.2.5扩展单元（XX）52.2.6数据存储器（XX）52.2.7指令存储器（XX）52.2.8控制器（XX）62.2.9模型机（MIPS）72.3 软件设计72.3.1程序计数器（PcUnit）72.3.2寄存器（GPR）82.3.3算术逻辑运算单元（ALU）82.3.4扩展单元（Extender）82.3.5数据存储器（DMem）82.3.6指令存储器（IM）82.3.7控制器（Ctrl）82.3.8 模型机（MIPS）92.4 设计结果分析92.4.1测试文件92.4.2测试机器码（与上面对应）92.4.3 测试结果分析（例子是按单周期写的，改成按流水线CPU来写，有数据冒险和阻塞的要分析、有控制冒险的也要分析）92.4.3.1 lui $1,0x1000 指令122.4.3.2 ori $1,$1,0x2211 指令12结论14参考文献15教师评语评分161实验目的和意义（正面开始）1.1实验目的本实验……（宋体小4，正文行间距固定为23磅，字符间距为标准）.....................1.2实验意义2 实验设计2.1概述2.2实验环境2.2.1 Verilog HDL简介2.2.2ModelSim简介2.2.3 MARS 简介2.2 硬件设计2.2.1 CPU总体结构 （按流水线来写）流水线CPU总体结构如下图所示，其中包括程序计数器（PC)、指令存储器（IM）、寄存器组（RF）、运算器（ALU）、数据扩展单元（EXT）、数据存储器（DM）和控制器（Ctrl）。。。。。。自己画图2.2.2程序计数器（XX）（1）功能描述（2）模块接口表2.1 程序计数器模块接口定义信号名方向描述2.2.3寄存器设计（XX）（1）功能描述（2）模块接口信号名方向描述2.2.4算术逻辑运算单元（XX）（1）功能描述 ALU主要功能是完成对输入数据的进行加法、减法、与、或、左移、右移、乘法、除法运算以及判断两个操作数是否相等。（2）模块接口表2.3ALU模块接口定义信号名方向描述DataIn1 [31:0]I操作数ADataIn2 [31:0]I操作数BALUOp[1:0]I需要进行的运算00：加法01：减法10：或运算ZeroO两操作数是否相等AluResult [31:0]O运算结果2.2.5扩展单元（XX）（1）功能描述 EXT主要功能是将16位的数据扩展为32位数据。（2）模块接口信号名方向描述Imm16 [15:0]I需要进行扩展的数据EXTOp[1:0]I扩展方式的控制信号00：0扩展01：符号扩展10：将立即数扩展到高位Imm32 [31:0]O扩展结果2.2.6数据存储器（XX）（1）功能描述（2）模块接口信号名方向描述2.2.7指令存储器（XX）（1）功能描述（2 ）模块接口信号名方向描述2.2.8控制器（XX）（1）功能描述（2 ）模块接口信号名方向描述2.2.9模型机（MIPS）（1）功能描述（2 ）模块接口信号名方向描述其他自己编写的模块加进去 里面根据需要可以加下级目录2.3软件设计2.3.1程序计数器（PcUnit）放代码和说明2.3.2寄存器（GPR）放代码和说明2.3.3算术逻辑运算单元（ALU）放代码和说明2.3.4扩展单元（Extender）放代码和说明2.3.5数据存储器（DMem）放代码和说明2.3.6指令存储器