4LPC2000硬件结构.pptVIP

5.1 简介 LPC2000系列微控制器概述 芯片内部框图 芯片内部框图 芯片内部各单元简介 芯片内部各单元简介 芯片内部各单元简介 芯片内部各单元简介 5.2 引脚配置 LPC2000系列芯片外形 5.2 引脚配置 引脚功能选择使用示例 5.3 存储器寻址 一个具体应用可能存在的物理存储器 5.3 存储器寻址 不同芯片内部存储器分布 5.3 存储器寻址 片内Flash编程方法： 5.3 存储器寻址 片外Flash编程方法(LPC2200)： 5.3 存储器寻址 片内SRAM的写操作 5.3存储器寻址 存储器映射基本概念 5.3存储器寻址 芯片复位后用户看见的地址空间 5.3存储器寻址 AHB和VPB 5.3存储器寻址 外设存储器映射 5.3存储器寻址 AHB外设映射 5.3存储器寻址 VPB外设映射 5.3存储器寻址 Boot lock的映射地址安排 5.3存储器寻址 存储器重新映射 5.3存储器寻址 使用存储器重新映射的原因 使Flash存储器中的FIQ处理程序不必考虑因为重新映射所导致的存储器边界问题 用来处理代码空间中段边界仲裁的SRAM和Boot Block向量的使用大大减少 为超过单字转移指令范围的跳转提供空间来保存常量 5.7 引脚连接模块 概述 外部存储器寄存器描述——PINSEL0 外部存储器寄存器描述——PINSEL0 外部存储器寄存器描述——PINSEL1 外部存储器寄存器描述——PINSEL2 外部存储器控制器概述——PINSEL2 外部存储器控制器概述——PINSEL2 外部总线设置 5.7 引脚连接模块 使用示例——将P0.8、P0.9设置为TxD1、RxD1 5.7 引脚连接模块 启动代码相关部分 5.7 引脚连接模块 启动代码相关部分 5.9 GPIO 5.9 GPIO 特性 5.9 GPIO 应用 5.9 GPIO 引脚描述 5.9 GPIO 引脚描述 GPIO相关寄存器描述——IOxPIN GPIO相关寄存器描述——IOxDIR GPIO相关寄存器描述——IOxSET GPIO相关寄存器描述——IOxCLR 5.9 GPIO 使用GPIO注意要点 0 为1时，P3.27作GPIO使用 为0时，P3.27作WE使用 8 1 当数据总线不占用P3.29时： 为1时，P3.29作GPIO使用 为0时，P3.29作AIN6使用 6 1 当数据总线不占用P3.28时： 为1时，P3.28作GPIO使用 为0时，P3.28作AIN7使用 7 复位时将BOOT1:0引脚电平作为该域的复位值 控制数据总线和选通引脚的使用 5:4 复位时将P1.20引脚电平取反后作为该位复位值 为0时，P1.25:16作GPIO使用 为1时，P1.25:16作跟踪端口使用 3 复位时将P1.26引脚电平取反后作为该位复位值 为0时，P1.36:26作GPIO使用 为1时，P1.36:26作调试端口使用 2 00 保留 1:0 复位值 描述 PINSEL2 — 保留 19:18 00 为00时，P3.25作GPIO使用 为01时，P3.25作CS2使用 其它设置值保留 15:14 00 为00时，P3.24作GPIO使用 为01时，P3.24作CS3使用 其它设置值保留 17:16 0 当地址总线不占用P3.23引脚时： 为1时，P3.23作外部总线时钟输出（XCLK）使用 为0时，P3.29作GPIO使用 13 — 保留 12 0 为1时，P3.26作CS1使用 为0时，P3.26作GPIO使用 11 — 保留 10:9 复位值 描述 PINSEL2 保留 31:28 复位时，BOOT1引脚为低电平时，该位为1 为0时，P3.1作GPIO使用 为1时，P3.1作地址线A1使用 24 复位时，BOOT1:0引脚都为高电平时，该域为000，否则为111 控制P3.23/A23和P3.22/A2中的地址总线的数目 27:25 复位时，BOOT1:0引脚都为低电平时，该位为1 为0时，P3.0作GPIO使用 为1时，P3.0作地址线A0使用 23 1 当数据总线没有占用P2.31时： 为0时，P2.31作GPIO使用 为1时，P2.31作AIN5使用 22 1 当数据总线没有占用P2.30时： 为0时，P2.30作GPIO使用 为1时，P2.30作AIN4使用 21 0 当数据总线没有占用P2.29:28时： 为0时，P3.29:28作GPIO使用 为1时，保留 20 复位值 描述 PINSEL2 无 32位 16位 8位 数据总线宽度 — — — — — — — — 11 CS0 OE BLS3:2 BLS1 BLS0 D[7:0] D[15:0] D[31:16] 10 CS0 OE — BLS1 B