数字时钟作业.docVIP

数字时钟 设计任务与要求 1. 基本功能 计时准确，以LED数字形式显示时、分的时间； 小时计数器的计时要求为“12（或24）翻1”，分和秒的计时要求为60进位； 具有校时功能，可以在任意时刻校准时间，要求可靠方便电路的基本结构由两个60进制计数器和一个进制计数器组成，分别对秒、分、小时进行计时，当计时到时59分59秒时，再来一个计数脉冲，则计数器清零，重新开始计时。秒计数器的计数时钟CLK为1Hz的标准信号。当数字钟处于计时状态时，秒计数器的进位输出信号作为分钟计数器的计数信号，分钟计数器的进位输出信号又作为小时计数器的计数信号时、分、秒的计时结果通过6个数码管来动态显示。数字钟除了能够正常计时外，还应能够对时间进行调整。当数字钟处于调整时间状态时，被调的分或时会一秒一秒地增加；当数字钟处于计时状态时，3个计数器允许计数，且秒、分、时计数器的计数时钟信号分别为CLK秒的进位 分的进位 数字钟组成原理框图 2. 设计方案 (1). 时钟振荡电路 方案一：晶体振荡器电路给数字钟提供一个频率稳定准确的1kHz的方波信号，再由分频器电路将1kHz的方波信号经1000次分频后得到1Hz的方波信号供秒计数器进行计数。 方案二：用555定时器构成多谐振荡器产生1kHz的方波信号供秒计数器进行计数。 (2).计数电路 方案一：用74LS160或74LS161构成时、分、秒的计数电路，采用置数法或置零法分别构成60进制和24进制的计数器。 方案二：主体部分为74LS90计数器和各种门电路。分别构成60进制和24进制的计数器，构成数字钟的秒，分，时位。 (3). 校时较分电路 方案：用门电路和一些基本电子元件可以得到。 (4). 译码驱动电路 方案：由74LS48译码器构成。 (5). 显示数码管 方案一：由发光二极管（LED）数码管显示。 方案二：由液晶显示（LCD）数码管。 三、单元电路设计与参数计算 1.时间脉冲产生电路 由555定时器构成的多谐振荡器产生频率为1Hz的方波信号供给电路使用。 由公式计算可得到产生的信号频率为1Hz的连续脉冲。产生的信号如下图： 2.显示电路 译码电路的功能是将“秒”、“分”、“时”计数器的输出代码进行翻译，变成相应的数字。用于驱动LED七段数码管的译码器常用的有74LS48。74LS48是BCD-7段译码器/驱动器，其输出是OC门输出且低电平有效，专用于驱动LED七段共阳极显示数码管所示。若将“秒”、“分”、“时”计数器的每位输出分别接到相应七段译码器的输入端，便可进行不同数字的显示 3.时、分、秒计数电路 (1).分秒计数电路 74LS160管脚分布 分和秒的计数部分基本相同，均为60进制计数方式。本方案采用74LS160来构成此计数方式。当分计数部分的个位接受秒计数部分的信号（秒计数接受的信号为连续脉冲输出的1Hz的标准脉冲），计数满60后向时计数部分的个位给出一个进位信号。分（秒）十位计数部分接受个位的进位信号并进行计数，计满6就向前一级给出进位信号。当十位和个位计满60个数后计数器清零。计数规律是从00——59——00。 个位为十进制，而160刚好是十进制计数器，故计数一周向高位进位。因此不用清零。而高位的是六进制，故当输出端为0110时就要清零。已达到六十进制要求。电路图如下： (2).时计数电路 时计数部分是24进制，仍采用74LS160来实现这一计数功能。个位为十进制，是160的一个技计数周期，故可不用做处理。十位是3进制。若采用24进制计数，则计数规律为01—24—01。若采用12进制计数，计数规律为01—12—01。 采用24进制计数时，当十位为0或1时，个位不用清零；当时位为2时，个位满4即置位,置成0001。，即当计数输出为0100时，个位置为0001. 采用12进制计数时，当十位为0时，个位不用清零；当时位为1时，个位满2即置位，置成0001，即当计数输出为0010时，个位置为0001。 为实现12进制与24进制的选择，用四个与门和一个或非、非门，通过一个单刀双掷开关，分别连接高电平和低电平。为实现这一特殊功能，连接的电路图如下所示： 由上面电路图分析可知，单刀双掷开关J1可控制时计数为24进制或12进制。当 J1掷向VCC端时，时计数电路运行在24进制下。当J1掷向GND端时，时计数电路运行在12进制子下。 4.校正电路 通常，校正时间的方法是：首先截断正常的计数通路，然后再进行人工出触发计数或将频率较高的方波信号加到需要校正的计数单元的输入端，校正好后，再转入正常计时状态即可。根据要求，数字钟应具有分校正和时校正功能，因此，应截断分个位