5-1 存储系统精品.pptVIP

* 四管的动态存储电路是将六管静态存储元电路中的负载管T3，T4去掉而成的。 下面我们来看看它和六管静态存储元电路有什么区别：  　写操作:I/O与I/O加相反的电平，当T5,T6截止时，靠T1，T2管栅极电容的存储作用，在一定 时间内(如2ms)可保留所写入的信息。 　　读操作:先给出预充信号，使T9，T10管导通，位线D和D上的电容都达到电源电压。字选择线 使T5，T6管导通时，存储的信息通过A，B端向位线输出。 　　刷新操作:为防止存储的信息电荷泄漏而丢失信息，由外界按一定规律不断给栅极进行充电，补足 栅极的信息电荷。 * 单管动态存储元电路由一个管子T1和一个电容C构成。 　　写入：字选择线为“1”，T1管导通，写入信息由位线(数据线)存入电容C中； 　　读出：字选择线为“1”，存储在电容C上的电荷，通过T1输出到数据线上，通过读出放大器即可得 到存储信息。 1.存储器的片选信号译码 线选法:从高位选择几条地址线 全译码法:高位全部参加译码 部分译码:高位地址线部分参加译码 2.地址译码电路设计 例1:要求用1K(例如Intel2114, 1K×4)的RAM芯片，组成4K 的RAM系统,CPU寻址空间64K(16条地址线),要求: (1)确定芯片组数:4片 (2)片内译码:低位10条地址线 (3)片选信号的译码方式? 存储器地址译码方法 1)线选法 设计： (1)确定芯片组数:8片 (2)片内译码:低位10条地址线 (3)片选信号的译码方式? 特点 简单 地址可能重叠 地址不连续 存储器地址译码：线选法举例 2)全译码法:全部地址线参与译码 例2:用8K的RAM芯片，组成64K 的RAM系,CPU寻址空间64K(16条地址线)。 设计 确定芯片数:8片 片内译码:13条地址线 片选信号的译码方式? 特点: 地址唯一,不重叠 地址连续 存储器地址译码：全译码法举例 3)部分译码 例3:用8K的RAM芯片，组成32K 的RAM系统,CPU寻址空间64K(16条地址线). 高位地址不参加译码 存储器地址译码：部分译码举例 驱动器与I/O电路 驱动器 一条选择线带很多存储位，选择线负载过大， 在地址译码器输出端增加驱动电路， 保证每一个存储位都能正常工作 I/O电路 存储体与数据总线之间的电路， 读出时具有放大读出信息的功能 … X0 X1 存储单元阵列 存储单元阵列 存储单元阵列 X向地址译码器 X向驱动器 I/O 电 路 n位X向地址 DBUS … … Y0 Y1 Y向地址译码器 Y向驱动器 m位Y向地址 静态存储器芯片结构 控制电路 RD WR CS … 写 读 2114引脚图 地址线 数据线 读写控制线 片选线 电源线 地线 容量： 1K×4位 A6 A5 A4 A3 A0 A1 A2 CS GND 1 2 3 4 5 6 7 8 9 18 17 16 15 14 13 12 11 10 VCC A7 A8 A9 I/O1 I/O2 I/O3 I/O4 WE 2114 A6 行 选 择 输入 数据 控制 … … VCC GND A3 A4 A5 A6 A7 A8 I/O1 I/O2 I/O3 I/O4 A0 A1 A2 A9 CS WE 64×64 存储矩阵 列I/O电路 列选择 4个64×16矩阵 SRAM 6264芯片 6264外部引线图 逻辑符号： 6264 D7-D0 A12-A0 OE WE CS1 CS2 地址线： A0～A12 数据线： D0～ D7 输出允许信号：OE 写允许信号： WE 选片信号： CS1、CS2 6264芯片与系统的连接 D0~D7 A0 A12 ? ? ? WE OE CS1 CS2 ? ? ? A0 A12 MEMW MEMR 译码 电路 高位地址信号 D0~D7 ? ? ? ? ? ? 随机存取存储器（Random Access Memory） 静态MOS存储器 SRAM 动态MOS存储器 DRAM CD Vss(0V) CD 四管DRAM存储器 Vss(0V) T1 T2 T5 T7 T8 T6 I/O O/I Vss(0V) 预充 T10 T9 ED X地址译码线 Y地址译码线 A B C1 C2 D D 单管DRAM T1 T8 T6 O/I Vss(0V) 预充 T10 T9 ED X地址译码线 Y地址译码线 T5 A C1 Vss(0V) CD B T2 C2 Vss(0V) CD T7 I/O D D 单管DRAM存储器读过程 Vss(0V) T1 D X地址译码线 C 电容用