微机原理与接口课件中断系统-8259A结构及原理.ppt

* 8259A 可编程中断控制器 在微机系统中，可以使用8259A 扩展外部中断，Intel 8259A 可编程中断控制器，主要有以下功能： 3. 在中断响应周期，8259A 可提供相应的中断类型号。 1. 1片8259A(主片)能管理8级中断，通过级联用8片(从片)8259A可以构成64 级主从式中断系统。 2. 每一级中断可以屏蔽或允许。 4. 可编程使8259A 可工作在多种不同的方式下。 8259A 的引脚图 一、8259A 的内部结构与引脚信号 　　　　 控制逻辑 中断服务 寄存器 ISR 优先权 电路 PR 中断请求 寄存器 IRR 中断屏蔽寄存器IMR 读写控制 逻辑 级联缓冲 比较器 数据总线 缓冲器 D0~D7 A0 CAS0 CAS1 CAS2 INT IR0 IR1 IR7 … 8259A内部逻辑框图 1. 数据总线缓冲器 8位、双向、三态，是8259A与 CPU 之间的数据接口。 D0 ~ D7直接与CPU 数据总线的低8位连接。 通过此数据总线缓冲器直接与数据总线相连（如单片8259A采用非缓冲工作方式时），也可通过外接数据总线缓冲器与数据总线相连（如采用缓冲工作方式时） 2. 读/写控制逻辑 A0：常常与地址信号线A0或A1相连。 8259A的两个端口地址 CPU 通常利用： OUT 指令， IN 指令， 8088：A0接A0 8086：CPU的A1接8259A的A0 3. 中断请求寄存器 IRR IRR用于存放从外设来的中断请求信号IR0～IR7，是一个具有锁存功能的8位寄存器。IRR具有上升沿触发和高电平触发两种触发方式，但无论采用那种触发方式，中断请求信号（IR0～IR7）都必须保持到第一个中断响应周期INTA信号有效，否则会丢失。 因此，IRR记录外中断源IRi的请求信息。 4. 中断服务寄存器 ISR 8位，当IRi得到响应时，对应位 置“1”。ISR 记录正在处理的IRi，当中断嵌套时，可能多位置“1”。 因此，ISR记录CPU对IRi的响应情况。 5. 中断屏蔽寄存器 IMR IMR用于存放对应中断请求信号的屏蔽状态，也是一个8位寄存器，对应位为1，表示屏蔽该中断请求，对应位为0，表示开放该中断请求。IMR可通过屏蔽命令，由编程来设置。 因此，IMR控制着对IRi进行屏蔽操作。 6. 优先级比较器PR PR用于管理、识别各中断源的优先级别。各中断源的优先级别通过编程确定优先权方式的定义和修改，中断过程中自动变化。 当有多个中断请求同时出现时，选出其中最高级中断的中断请求。 当出现中断嵌套时，将新的中断请求与ISR中正在服务的中断源的优先权进行比较，若高于ISR中的中断级，则发出INT，中止当前的中断处理程序，转而处理该中断，并在中断响应时，把ISR中相应位置位。反之，不发INT信号。 采用编码器和比较器实现优先权的判断与处理电路，如下图所示。 8259A中的中断优先权电路 7. 控制逻辑 （1）根据PR的请求，向CPU发出INT信号，并接收CPU 发回的INTA信号。 （2）由IRR 和PR 的情况，向8259A 其它部件发出控制信息，如置位相应的ISR位，复位相应的IRR位，清除INT信号；在第二个中断响应周期把中断类型号放到数据总线上 8. 级联缓冲/比较器 可以实现8259A的级联，扩展外中断。 (1) CAS2、CAS1、CAS0 引脚 ① 主8259A: CAS2～CAS0 输出，输出被响应的从片的标志码。 问题：8259A级联时，如何确定主8259A的IRi接有从片，或从片接入主8259A的哪个IRi？ 8259A 从片 A 8259A 主片 8259A 从片 B INT CAS0 CAS1 CAS2 IR0 INT CAS0 CAS1 CAS2 IR0 INT CAS0 CAS1 CAS2 IR7 IR6 IR3 IR0 … SP/EN SP/EN IR7 CS A0 INTA CS A0 INTA CS A0 INTA … IR7 SP/EN … IR7 AB CB DB GND GND Vcc ② 从8259A: CAS2～CAS0 输入，接收主片发出的标志码，与自己的标志码比较。若相等，下