EDA入门与提高第7章.pptVIP

第7章　常见逻辑单元的VHDL描述 7.1 组合逻辑单元的VHDL描述　　组合逻辑电路有基本逻辑门电路、编码器、译码器、多路选通器、三态门等，下面逐一地对它们进行介绍。7.1.1 基本逻辑门的VHDL描述　　逻辑门电路是构成所有逻辑电路的基本电路，本节将通过二输入“与非”门、二输入“或非”门、反相器和二输入“异或”门等简单门电路的VHDL描述实例来介绍逻辑门电路的VHDL描述方法。 　　1．二输入“与非”门电路　　二输入“与非”门电路是逻辑门电路中最简单的，其逻辑电路图如图7.1所示。 图7.1 二输入“与非”门电路的逻辑电路图 　　[例7.1]　　LIBRARY IEEE；　　USE IEEE.STD_LOGIC_ 1164.ALL；　　ENTITY nand2 IS　　 PORT(a，b：IN STD_LOGIC；　　　 y：OUT STD_LOGIC)；　　END hand2：　　ARCHITECTURE behavl OF nand2 IS　　BEGIN　　 y=a NAND b；　　END behavl； 　　ARCHITECTURE behav2 OF nand2 IS　　BEGIN　　 PROCESS(a，b)　　 VARIABLE comb：STD_LOGIC_VECTOR　　　　　　　　　　　　　　　　　　(1 DOWNTO 0)；　　 BEGIN　　 comb:=ab；　　 CASE comb IS　　 WHEN 00 =y=1；　　 WHEN 01 =y=1；　　 WHEN10=y=1； 　　　　WHEN 11 =y=0；　　 WHEN OTHERS=y=x；　　 END CASE；　　 END PROCESS；　　END behav2；　　在例7.1的结构体behav1中使用“y=a nand b;?”语句直接描述了一个二输入与非门的结构；结构体behav2中采用并置符号“”将输入并置成为一个2位的矢量，通过“CASE … WHEN”语句，根据二输入“与非”门的真值表，对照并置矢量控制输出，它罗列了二输入“与非”门的每种输入状态及其对应的输出结果。这两种描述的综合结果相同。 　　2．二输入“或非”门电路　　二输入“或非”门电路的逻辑电路图如图7.2所示。 图7.2 二输入“或非”门电路的逻辑电路图 　　[例7.2]　　LIBRARY IEEE；　　USE IEEE.STD_LOGIC_1164.ALL；　　ENTITY nor2 IS　　 PORT(a，b：IN STD_LOGIC；　　　　　 y：OUT STD_LOGIC)；　　END nor2；　　ARCHITECTURE behav1 OF nor2 IS　　BEGIN　　 y=a NOR b；　　END behavl； 　　ARCHITECTURE behav2 OF nor2 IS　　BEGIN PROCESS(a，b)　　 VARIABLE comb：STD_LOGIC_VECTOR 　　　　　　　　　　　　　　　　　　　(1 DOWNTO 0)；　　 BEGIN　　 comb:=ab；　　 CASE comb IS　　 WHEN00=y=1；　　 WHEN01=y=0；　　 WHEN10=y=0； 　　　　　 WHEN 11 =y=0；　　 WHEN OTHERS=y=x；　　 END CASE；　　 END PROCESS t2；　　END behav2；　　在例7.2的结构体behav1中使用“y=a nor b；”语句直接描述了一个二输入或非门的结构；结构体behav2中采用并置符号“”将输入并置成为一个2位的矢量，通过“CASE”语句进行描述，根据二输入“或非”门的真值表进行编写，它罗列了二输入“或非”门的每种输入状态及其对应的输出结果。这两种结构体经过综合后的结果完全相同。 　　3．反相器　　反相器电路的逻辑电路图如图7.3所示