《eda技术与项目训练》试卷03a.docVIP

常州信息职业技术学院  －  学年第  学期 电子与电气工程学院 级 EDA 技术与项目训练 课程期末试卷（ 03 卷） 请将答案写在答题纸上，在试卷上答题无效。 班级 姓名 学号 成绩  一、选择题（每小题 2 分，共 40 分） 1. VHDL 语言程序结构的特点是把一个设计实体分成 A.外部和内部 B.实体和实体说明 C.结构体和结构体说明 D.图形部分和文本部分 2. VHDL 设计文件的实体说明部分描述的是 A.电路系统的内部结构 B.电路系统的逻辑功能 C.电路系统的主要参数 D.电路系统的外部端口 3. 符合 1987 标准 VHDL 的标识符是  A. A_2  B. A+2  C. 2A  D. 22 4. SIGNAL b:BIT_VECTOR(0 TO 0),信号 b 的位宽是几位？ A.0 B. 1 C. 2 D. 非法语句 5. 下面哪个数据类型不能够被综合，仅能用于仿真。 A.STD_LOGIC B. INTEGER C. BIT D. REAL 6. 7. 转换函数 TO_BITVECTOR(A)的功能是 A. 将 STDLOGIC_VECTOR 转换为 BIT_VECTOR B. 将 REAL 转换为 BIT_VECTOR C. 将 TIME 转换为 BIT_VECTOR D. 将 INTEGER 转换为 BIT_VECTOR 如果 a=1,b=0，则逻辑表达式（a AND b） OR（ NOT b AND a）的值是  A. 0  B. 1  C. 2  D. 不确定 8. 下面哪个不是顺序语句 A. component B. if C. case D. loop 9. 在 VHDL 中，IF 语句中至少应有 1 个条件句，条件句必须由 表达式构成。 A.BIT B.STD_LOGIC C.BOOLEAN D.LOGIC 10. 在 VHDL 中，含 WAIT 语句的进程 PROCESS 的括弧中 则是非法的。 再加敏感信号，否则 A. 可以 B.不能 C. 必须 D. 有时可以  11. 以下对于进程 PROCESS 的说法，正确的是： 第 1 页 共 9 页 A.进程之间可以通过变量进行通信 B.进程内部由一组并行语句来描述进程功能 C.进程语句本身是并行语句 D.一个进程可以同时描述多个时钟信号的同步时序逻辑 12. 进程中的信号赋值语句，其信号更新是 。  A.按顺序完成； B.比变量更快完成；C.在进程的最后完成； D.以上都不对。  13. 下列关于变量的说法正确的是  。 A. 变量是一个局部量，它只能在进程和子程序中使用。 B. 变量的赋值不是立即发生的，它需要有一个δ延时。 C. 在进程的敏感信号表中，既可以使用信号，也可以使用变量。 D. 变量赋值的一般表达式为：目标变量名= 表达式。 14. VHDL 中,为目标变量赋值符号是 。 A. =: B. = C. = D.:= 15. VHDL 文本编辑中编译时出现如下的报错信息 Error: 是 type in waveform element must be “std_logic_vector” 其错误原因 。 A. 错将设计文件的后缀写成.tdf 而非.vhd 。 B. 没有将 CASE 语句中表达式的所有取值都列举出来。 C. 数据类型错误。 D. 程序中缺少关键词。 16. 在 VHDL 的 IEEE 标准库中，预定义的标准逻辑数据 STD_LOGIC 有 值。 种逻辑 A． 2 B. 3 C. 9 D. 8 17. 执行 MAX+PLUSII 的哪个命令，可以为设计电路建立一个元件符号。 A． create default symbol B. simulator C. compiler D. timing analyzer 18. 芯片 EPF10K20TC144-4 具有多少个管脚  A. 144 个  B. 84 个  C. 10 个  D. 20 个 19. 下面对利用原理图输入设计方法进行数字电路系统设计，那一种说法是不正确的 A.原理图输入设计方法直观便捷，但不适合完成较大规模的电路系统设计； B.原理图输入设计方法一般是一种自底向上的设计方法； C.原理图输入设计方法无法对电路进行功能描述； D.原理图输入设计方法也可进行层次化设计。 第 2 页 共 9 页 20. MAX+plusII 是: A.高级语言 B.硬件描述语言 C.EDA 工具软件 二、判