实验一、正弦信号发生器+DAC输出2010(DE2-70版).docVIP

《硬件综合实践(A)》实验指导书 原《基于FPGA的嵌入式系统设计与实践》 《Embedded System Design and Practice Based on FPGA》 实验一、正弦信号发生器 ————DE2—70平台 本实验指导书阐述了一个简单的正弦信号发生器在QUARTUSⅡ上的实现。通过这个文档，旨在演示利用QUARTUSⅡ开发数字电路的基本流程和QUARTUSⅡ软件的相关操作，并借此介绍QUARUTSⅡ的软件界面。我们还针对NIOSⅡ的实验板，实现了本文档所示硬件模块的相关配置工作以及下载和实现。 实验条件： 目录 二、实验步骤： 7 1、工程创建 7 2、sin信号发生器顶层模块的设计 17 3、定制ROM存储sin波形数据 23 3.1 建立.mif文件 23 3.2 ROM数据的生成 24 3.3 定制ROM元件 25 3.3.1 调用Mega Wizard Plug-In Manager 26 3.3.2 设置LPM_ROM模块 27 3.3.3 添加文件到工程 34 4、编译、综合等 37 5、仿真 38 5.1 编辑波形文件 39 5.2 配置仿真参数 51 5.3 进行仿真 56 6、内部电路观察 58 7、生成symbol 62 8、管脚分配 67 9、下载 67 10、利用SignalTapII 观察波 71 11、利用外设DAC观察输出波形 74 12．作业 81 一、设计原理： 下图所示为正弦信号发生器的结构，共有4个部分组成： 顶层文件singt.vhd在FPGA中实现两个部分： 1、6位计数器产生地址信号； 2、存储正弦信号（6bits地址线，8bits数据线）的ROM，有LPM_ROM模块实现，LPM_ROM模块底层由FPGA的EAB、ESB或M4K来实现。 地址发生器的时钟频率CLK假设为f0，这里我们设定的地址发生器为6bit，则周期为26＝64，所以一个正弦周期内可以采样64个点，DAC后的输出频率f为： 我们可以如下生成sin数据以用于查找表，双、单极性Sin(x)数据波形可如下： x = round((sin(linspace(0,2*pi,64))+1)*127.5)； 所要得到的单极性信号波形。 二、实验步骤： 1、工程创建 建立工程 进入QUARTUSⅡ开发软件，选择“File”点击“New Project Wizard”。 弹出工程向导对话框，选择“Next” 输入存放工程及其相关设计文件的文件夹： 指定“工程名”和工程对应的“顶层设计实体名”。这里我们将工程名和顶层设计实体名都取作“singt1”，再点击Next。注意：工程路径中不要包含中文 接下来点击“Add”将先期已经输入的设计文件（*.bdf；*.vhd；*.v等）添加到工程中，这里我们没有事先输入好的文件，因此不用添加，即使点击Add All，也没有文件可以加入。 接着点击“User Liberary Pathname”指定用户自定义元件库的路径，这里我们没有要用的用户自定义元件库，也忽略跳过，直接进入下一步。 如有已经输入完毕的设计文件，我们可以参照下述方式建立新工程： 打开此文件，正弦信号发生器的VHDL格式的设计文件已在文件框中； 指定目标器件。 由于本实验所用的Altera套件是用“Cyclone II”系列的“EP2C70F896C6”。在实际实验中，可以通过查看开发板参考手册，或者直接观察开发板来获得所使用的器件具体型号。 接下来指定“设计输入，综合，仿真，时序分析……”用到的工具，QUARTUSⅡ对第三方工具的支持比较完善，这里我们不选择，直接点击“Next”，QUARTUSⅡ将使用默认的“设计输入，综合，仿真，时序分析……”工具。 上图给出了所创建工程的主要的信息。点击“Finish”，工程新建完成，工程相关的基本配置工作也完成，这些已经配置的参数，在开发工作进行的过程中，仍然可以通过菜单“Assignments”－“Settings”来修改。 2、sin信号发生器顶层模块的设计 新工程设计文件输入（建立顶层设计文件）模式： 新建文件，打开File菜单点击New命令，选择“Device Design Files”子类中的“VHDL File”，点击“OK”，创建一个vhdl文件作为顶层设计文件，顶层设计利用VHDL语言方式输入 。 我们刚才已经用拷贝文件方式新建了顶层设计文件保存，这是工程新建的第一个文件，系统会默认保存为顶层设计实体的名字，在本实例中，也就是“singt1”，点击“保存”，这样，就新建好了顶层设计实体的输入文件。下面我们介绍的是如何输入VHDL格式来建立我们所需模块的实现代码，没有兴趣的同学可以跳过