用于点电极HPGe探测器的低温低噪声CMOS前放芯片研制.PDFVIP

下载本文档

7
0
约6.94千字
约 15页
2018-03-29 发布于天津
举报
版权申诉

用于点电极HPGe探测器的低温低噪声CMOS前放芯片研制.PDF

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

用于点电极HPGe探测器的低温低噪声CMOS前放芯片研制

第十六届核电子学与核探测技术年会用于点电极HPGe探测器的低温低噪声 CMOS前放芯片研制清华大学工程物理系核电子学实验室指导老师：刘以农、邓智报告人：朱雪洲 2012年8月16日内容 研究背景 电路设计  噪声优化  放电电路  输出级 测试结果  零电容噪声  板材影响  低温测试结果研究背景 传统HPGe探测器 点电极HPGe探测器 Cd ~ 10 pF Cd ~ 1 pF 研究背景 77K CMOS vs JFET CMOS CMOS JFET 1/f噪声大 1/f噪声小工作温度越低越好最佳工作温度120K 可紧靠探测器安装需要离探测器一段距离 Fully integrated CMOS preamplifier 120K 单通道芯片版图噪声优化 输入MOS管的匹配 τ ：成型时间 s Fs：串联白噪声指数 Ff：串联1/f噪声指数 Kf：工艺参数 q ：电子电量 e 沟道热噪声沟道1/f噪声漏电流噪声放电电路 开关放电 开关电容放电输出级 指标：  200pF容性负载的情况下，输出信号上升时间10ns  驱动1kΩ阻性负载，可直接驱动主放测试条件说明 两版芯片 零电容噪声/正常应用 裸片banding  防止封装引入寄生电容 电池供电  防止电源芯片引入噪声