计算机组成原理课件第3章存储系统幻灯片.pptVIP

－具有快表的分页系统的地址变换机构 由于页表在内存中，CPU为了读取一条指令或数据，首先访问内存中的页表，从中找到指定页的物理块号，根据块号和块内地址(等于页内地址)形成的物理地址第二次读取内存获得需要的数据，如果发生缺页还要进行页面置换，使计算机的处理速度下降一半，因此引入快表(cache)。 逻辑页号 页内地址 虚拟地址 页号 块号 . . . . . . 快表（相联存储器） 物理块号 块内地址 物理地址 按内容比较 页号 块号 . . . . . . 慢表（主存储器） 按地址访问 段式虚拟存储器 利用程序的模块化性质，将程序的逻辑空间划分为多个相对独立的部分，每一部分称为段。例如主程序段(main)，子程序段(sub)，数据段(data)，堆栈段(stack)。 段作为信息的完整基本单位可以在内存-外存之间传送或者定位。每一个段有段名，段基址，段长等信息。 0 20k 10k 1 30k 90k 2 45k 120k 3 15k 240k 段号 段长 基址 代码段 数据段 扩展段 堆栈段 长度 20k 30k 45k 15k 程序空间 数据段 代码段 扩展段 堆栈段 未用 未用 10k 90k 120k 240k 内存空间 段表 －分段系统的地址变换机构 在分段系统中，用户程序的逻辑空间由段号和段内地址构成，地址变换机构的任务是通过段表将段号转换成段在内存中的基址形成物理地址 逻辑地址 段号(3) 段内地址(100) 段表寄存器 段表始址 段表长度 0 1k 10k 1 4k 2k 2 5k 15k 3 2k 8k … … 段号 段长 基址 段表 物理地址 8292 越界中断 段页式虚拟存储器 分页系统中外存—内存之间调入和换出的基本单位都是长度固定的页面，分段系统中外存—内存之间调入和换出的基本单位都是长度可变的段，分页系统实现简单。 分页系统中每页大小是固定的由系统决定，不是信息的完整单位，分段系统中每段大小是不固定，由用户编写的程序决定，是信息的完整单位，分段系统便于实现数据共享和保护。 段页式虚拟存储器是段式虚拟存储器和页式虚拟存储器的结合。它把程序按逻辑单位分段以后，再把每段分成固定大小的页。程序对主存的调入调出是按页面进行的，但它又可以按段实现共享和保护，兼备页式和段式的优点。 计算机中一般采取段页式虚拟存储器管理方式。 －段页式系统的地址变换机构 在段页式系统中，用户的程序由若干段组成，每一段由若干页组成，所以逻辑空间的格式如下： 段号 页号 页内地址 如果一个用户的程序被分成3段，地址变换过程如下： 在段页式虚拟存储系统中，每道程序是通过一个段表和一组页表来进行地址变换。 段表中的每个表目对应一个段，每个表目保存该段页表的起始地址，页表的每个表目对应该段一个页，指明该段中的每一页在主存中的物理块。 段页式虚拟存储系统由虚拟地址向主存地址的变换至少需要两次查表(段表和页表)，使系统的效率降低。 1 2 100 段表始址 段表长度 0 a 1 b 2 c 段号 页表始址 段表 段号 页号 页内地址 0 10 … … 页号 块号 0段页表 0 8 1 7 2 12 … … 1段页表 0 a … … 2段页表 物理块号 块内地址 a b c 12 100 双端口存储器读写功能判断表 左端口 右端口 标志 功能 CEL (A10~A0)L CER (A10~A0)R BUSYL BUSYR 1 × 1 × 1 1 无冲突 0 Any 1 × 1 1 无冲突 1 × 0 Any 1 1 无冲突 0 ≠ (A10~A0)R 0 ≠ (A10~A0)L 1 1 无冲突 0 LV5R 0 LV5R 1 0 左端口取胜 0 RV5L 0 RV5L 0 1 右端口取胜 LL5R ＝ (A10~A0)R LL5R ＝ (A10~A0)L 1 0 左端口取胜 RL5L ＝ (A10~A0)R RL5L ＝ (A10~A0)L 0 1 右端口取胜 LV5R:左地址有效先于右地址 RV5L:右地址有效先于左地址 LL5R:CEL有效先于CER RL5L:CER有效先于CEL 多模块交叉存储器 －存储器的模块化组织  一个由若干个模块组成的主存储器是线性编址的。这些地址在各模块有两种安排方式：一种是顺序方式，一种是交叉方式。 顺序方式：设存储器容量32字，分为4个模块，每个模块8个字，访问地址按顺序分配给一个模块后，在按顺序分配给下一个模块。 特点：某个模块进行存取时，其他模块不工作，某一模块出现故障时，其他模块