计算机组成原理课件第5章中央处理器幻灯片.pptVIP

指令执行流程 PC-AR-ABUS DBUS-DR-IR PC+1-PC CLA ADD STA NOP JMP IR-AR 0-AC IR-PC IR-AR AR-ABUS DBUS-DR DR-ALU ALU-AC RD AR-ABUS AC-DR DR-DBUS WE RD M1 M3 M2 节拍电平信号M1～Mi就是机器周期信号，一条指令有多少个机器周期就有多少个节拍电平信号。 节拍脉冲信号T1～Tk就是时钟周期信号，一个机器周期内有多个操作，必须用节拍脉冲信号对操作的先后次序进行控制。 微操作信号的产生 在微程序控制器中，微操作控制信号由微指令产生，并且可以重复使用。在硬布线控制器中，某一微操作控制信号由布尔代数表达式描述的输出函数产生。 结合上5条指令逻辑网络N的输出读信号RD的逻辑表达式分析如下： 任何指令的第一个机器周期都是取指令，只要M1信号有效RD就有效； 或者对指令ADD，它的第3个机器周期要取操作数，所以只要指令译码器给出ADD指令的译码结果，而且M3信号有效，则RD有效。 RD控制信号的逻辑表达式：RD = M1 + M3·ADD WE控制信号的逻辑表达式: WE = M3·STA LDAR控制信号的逻辑表达式：LDAR = M1·T1 + M2·(ADD+STA)·T2 LDDR控制信号的逻辑表达式：LDDR = M1·T3 + M3·(ADD+STA)·T3 LDIR控制信号的逻辑表达式：LDIR = M1·T4? 设计微操作控制信号的方法和过程是，根据所有机器指令流程图，寻找出产生同一个微操作信号的所有条件，并与适当的节拍电位和节拍脉冲组合，从而写出其布尔代数表达式并进行简化，然后用门电路或可编程器件来实现。 5.6 传统的CPU INTEL 8088CPU Intel 8088是一种通用的准16位微处理器，特性是： －采用40条引线封装，单相时钟，电源为5V。 －内部数据总线为16位，外部数据总线为8位。 －具有一个16位的ALU，它可以处理16位数据或8位数据。 －有20条地址线，直接寻址能力达到1M字节。 Intel 8086是第一款通用的标准16位微处理器，与8088的唯一区别就是8086的内外数据总线都是16位。 主频 DB(内) DB(外) AB 归类 8086 5MHZ 16位 16位 20位 16位处理器 8088 4.77MHZ 16位 8位 20位 准16位处理器 8088的内部结构 总线接口部件负责与存储器、I/O端口传送据，由下列4部分组成： ① 4个段地址寄存器：用来保存各段在内存中的首地址。 CS－代码段寄存器。存放程序所在段的基址 DS－数据段寄存器。存放数据所在段的基址 ES－附加段寄存器。存放辅助数据所在段的基址 SS－堆栈段寄存器。存放当前程序所用堆栈段的基址 ② 16位的指令指针寄存器IP：相当于程序计数器PC。 ③ 地址加法器：完成16位逻辑地址向20位物理地址的转化 ④ 4字节的指令队列缓冲器：用来预存指令。 执行部件负责指令的执行 ，由4部分组成： ① 16位算术逻辑运算部件ALU：完成算术逻辑运算 ② 4个通用寄存器：AX、BX、CX、DX 4个通用寄存器可以当成4个16位寄存器来使用、也可以当作8个8位寄存器使用。低八位寄存器用AL、BL、CL、DL表示；高八位寄存器用AH、BH、CH、DH表示。AX称为累加器，BX可以当作基址寄存器。 ③ 4个专用寄存器：BP、SP、SI、DI BP是基址寄存器，SI和DI是变址寄存器。 ④标志寄存器：用来保存上次运算结果的状态特征，由9个标志位构成。 5.7 流水CPU 并行处理技术 并行和并发的含义： －并行性：两个以上事件在同一时刻发生。例如在多CPU系统中，同一时刻多个进程在运行。 －并发行：两个以上事件在同一间隔内发生。如某一时刻CPU中只有一个进程运行，而一个时间段内多个进程同时运行。 并行性的三种形式： －时间并行：让多个处理过程在时间上相互错开，轮流地使用同一套硬件设备的各个部分，以加快硬件周转而赢得速度。时间并行性概念的实现方式就是采用流水处理部件。 －空间并行：设置重复资源，同时工作。空间并行技术主要体现在多处理器系统和多计算机系统。 －时间并行＋空间并行：时间重叠和资源重复的综合应用。 流水CPU的组成 多体交叉存储器 Cache 指令部件 (指令I+K+1) 指令队列 (指令I+K) … … (指令I+1) 执行部件 (指令I) 流 水 方 式 C P U －流水CPU的组成：指令部件，指令队列，执行部件。这三个功能部件可以组成一个3级流水线。 －指令部件：