Intel微处理器chapter13-1章节幻灯片.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * MOV AL OUT 0AH，AL ；写屏蔽寄存器,屏蔽通道1 MOV AL ；方式字:请求传输,地址增 OUT 0BH，AL ；非自动预置,写传输,通道1 MOV AL， 02H OUT 83H， AL ；页面地址 = 02H OUT 0CH，AL ；清先/后触发器 MOV AL， 30H OUT 02H，AL ；写低位地址( 30H ) MOV AL，10H OUT 02H，AL ；写高位地址( 10H ) MOV AX，300 ；传输字节数 DEC AX OUT 03H，AL ；写字节数低位 MOV AL，AH OUT 03H，AL ；写字节数高位 MOV AL OUT 0AH，AL ；清除通道1屏蔽 CALL SET_NET ；对网络设备进行设置 PUSH DS MOV AX，2103H MOV DS，AX ；DS置初值，缓冲区首地址 DS：0000H WT：OUT 0CH，AL ；清先/后触发器 IN AL, 03H MOV BL, AL IN AL, 03H MOV BH, AL ；未传输字节数送BX SUB BX， 300-1 NEG BX ；BX中为已传输字节数 CMP BYTE PTR[BX]，1AH ；传输完成否？ JNZ WT ；没完成则等待 MOV AL OUT 0AH，AL ；完成后屏蔽通道1 POP DS * 欢迎辞 * * * * * * * * * * * * * * * * * * * * * * * * * * * * HRQ——总线请求信号，输出。8237A收到外设接口发来 DREQ信号后，如果该通道的DMA请求没有被 屏蔽，DMAC通过HRQ端向CPU发出总线请求。 HLDA——总线响应信号，输入。DMAC向CPU发总线请 求信号HRQ以后，CPU发回的总线响应信号。 8237A收到该信号后，便获得了总线控制权。HLDA 也称为总线保持回答信号。 EOP#——DMA传输结束信号，低电平有效，双向。 从外部向DMAC送一个 EOP# 信号时，DMA传输过程 被强制性地结束。 DMAC任一通道计数结束时，EOP#会输出一个有效 电平，作为DMA传输结束信号。可以使用EOP#信号向 CPU申请中断，进行DMA传输的结束处理。 3. 其他引脚信号 CLK——时钟输入端。 8237A的时钟频率为3MHz； 8237A-4的时钟频率为4MHz； 8237A-5的时钟频率为5MHz 后面两种DMA控制器是8237A的改进型，工作 速度比较高，但工作原理及使用方法相同。 电源，地——提供8237A工作所需要的+5V电源。 4. 小结 （1）作为从模块工作时 CPU对8237A进行预置或读取状态，8237A相当于一个I／O接口 CPU发来的高12位地址经过地址译码器产生片选信号，使得CS为低电平，表示本芯片片被选中。 CPU发来的低4位地址送到8237A的相应引脚，选择内部寄存器。 IOR#和IOW#作为输入信号，用作对8237A的读写控制。 IOR#为低电平：CPU读取8237A内部寄存器的值。 IOW#为低电平：CPU将数据写入8237A的内部寄存器。 （2）作为主模块工作时 向总线提供要访问的内存地址: 高八位地址在ADSTB信号的配合下，通过DB7~DB0输出到外部连接的地址锁存缓冲器。 低八位通过A7~A0输出 AEN输出高电平： 选通外部锁存器的输出三态门，将锁存器高8位地址送往A15～A8 页面地址寄存器向A16～A19输出4位地址 与CPU相连的三个地址锁存器停止工作 在整个数据块的传输过程中，页面4位地址保持不变，因此，DMA传输的字节数限制在 216以下。 向接口和存储器提供读写控制信号： 输出IOR#和IOW#，控制外设接口的数据传输方向。 输出MEMR#和MEMW#，控制存储器的读写。 （2）作为主模块工作时 8.2.4 8237A的工作时序 8237A使用独立于CPU的时钟； 时钟周期