rmf第六章时序逻辑电路6.3.2-6.3.3.ppt

第六章 时序逻辑电路 * * 2. 若干常用的时序逻辑电路： 寄存器、计数器 3. 时序逻辑电路的设计方法 1. 时序逻辑电路的分析方法： 电路→分析→功能说明 （3）双向移位寄存器74LS194 74LS194是具有双向移位和并行输入数据的四位移位寄存器 S0、S1——功能选择端 RD——异步清零端 Q0 Q1 Q2 Q3 D0 D1 D3 D2 RD CLK DIR DIL S0 S1 74LS194 清零 并入 操作 控制 左串入 右串入 CLK 右串出 左串出 并出 逻辑符号 功能表 保持 右移 左移 存数 0 0 0 1 1 0 1 1 1 1 1 1 清零 × × 0 功能 S1 S0 RD Qi-1 (DIR) Qi+1 (DIL) 1D C1 Qi Qi CLK 四选一 MUX S1 FFi 四选一数 据选择器 Qi Di S0 RD 电路结构图 说明：要构成移位寄存器，只能用边沿D触发器，不能用电平触发的D FF，因为电平触发的FF（若为高电平触发），在CLK的整个高电平期间都会移位，这样就会出现多移位的现象。 计数器 ： 二进制计数器 十进制计数器 N进制计数器 6.3.2 计数器 2. 计数器的分类 按各FF建立状态是否与CLK同步： 同步计数器：各FF建立状态均与CLK同步； 异步计数器：各FF建立状态并非均与CLK同步。 一、有关计数器的一般概念 什么是计数器 能计脉冲个数的电路。计数脉冲即计数器的时钟信号CLK；计数结果即计数器的状态Q，状态必须构成循环。 计数结果－n位数 计数器 FF0 FF1 FFn q0 q1 qn-1 Y X CLK 状态Q 计数脉冲 按计数结果（数）的进制： 二进制计数器；十进制计数器；N进制计数器。 按计数结果数值的增减： 加计数器；减计数器；加/减计数器。 3. 计数器的作用 计数、分频、定时、产生节拍脉冲和脉冲序列等。 CLK 减 加 二、 二进制计数器 二进制计数器：按二进制数运算规律进行计数的电路。 二进制计数器的构成 一位二进制计数器 用T FF构成 0→1 1→0 进位 借位 加 减 1位 1N C1 Q CLK FF 1 下降沿产生进位 上升沿产生借位 3位 000→001→010→011→100→101→110→111 进位 借位 000←001←010←011←100←101←110←111 加 减 多位二进制计数器（3位） 计数结果是多位二进制数，位数＝FF个数 要构成多位二进制计数器需解决如下两个问题： 用什么FF? 最低位：T FF 高位：T FF或T FF 高位FF和低位FF之间怎么连接？ 最低位用T FF，高位用T FF 用低位FF的输出端连接相邻高位FF的时钟输入端，由低位向高位提供触发边沿，控制高位的翻转： 低位有进位时，低位给高位触发边沿，高位翻转；低位无进位时，不给触发边沿，高位不翻转。得到的是异步计数器。 3位 000→001→010→011→100→101→110→111 进位 加 说明： 异步计数器：CLK只接最低一位计数器； 异步计数器的缺点：速度低，存在过渡过程（低位输出控制高位翻转，而低位输出较CLK有延迟）， 高位变化后的状态存在的时间很短暂。 三位异步二进制加、减计数器 CLK 1N C1 Q 1 Q 1N C1 Q 1 Q 1N C1 Q 1 Q FF0 FF1 FF2 3位 000→001→010→011→100→101→110→111 进位 借位 000←001←010←011←100←101←110←111 加 减 加 减 减 加 b. 最低位用T FF，高位用T FF 低位输出控制高位T端的状态，控制高位翻转。 高位FF状态：T=1，翻转；T=0，不翻转。 低位满时，与其相邻的高位T=1，CLK触发使高位翻转；低位 不满时，T=0，CLK触发高位不翻转。得到的是同步计数器。 T0=1 T1=Q0 T2=Q1Q0 加 三位同步二进制加计数器 CLK 1N C1 Q 1 Q 1N C1 Q Q 1N C1 Q Q FF0 FF1 FF2 T T T 3位加： 000→001→010→011→100→101→110→111 进位 减 三位同步二进制减计数器 T T T T0=