2010秋DSP技术与实验---理论部分.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 1. 上电复位电路 上电复位电路是利用RC电路的延迟特性来产生复位所需要的低电平时间。 由RC电路和施密特触发器组成。 TMS320C54x RS 1 1 C R VCC 74HC14 2.手动复位电路 手动复位电路是通过上电或按钮两种方式对芯片进行复位。 TMS320C54x RS C R VCC R1 电路参数与上电复位电路相同。 当按钮闭合时，电容C通过按钮和R1进行放电，使电容C上的电压降为0； 当按钮断开时，电容C的充电过程与上电复位相同，从而实现手动复位。 VDD 外部晶振 X2/CLKIN X1 8. 2. 3 时钟电路的设计 时钟电路用来为’C54x芯片提供时钟信号，由一个内部振荡器和一个锁相环PLL组成，可通过芯片内部的晶体振荡器或外部的时钟电路驱动。 1.时钟信号的产生 ’C54x时钟信号的产生有两种方法： ? 使用外部时钟源； ? 使用芯片内部的振荡器。 (1) 使用外部时钟源 C1 C2 晶体 X1 X2/CLKIN (2)使用芯片内部的振荡器 C1=C2=20pF CLKMD1 CLKMD2 CLKMD3 选择片内与片外时钟的倍频关系 0 1 1 不用PLL,片内与片外时钟频率相同 复位时时钟模式引脚状态 STM #0b, CLKMD ;switch to DIV mode TstStatu: LDM CLKMD, A AND #01b, A ;poll STATUS bit BC TstStatu, ANEQ STM #0100001111101111b, CLKMD ;switch to PLL*1 mode ;STM #0x43ff,CLKMD ; CLKMD=0100 0011 1111 1111 ;PLL=4 ,MUL=5 100Mhz 15~12 11 10~3 2 1 0 PLLMULL PLLDIV PLLCOUNT PLLON/OFF PLLNDIV PLLSTATUS 0100 01 1 1 软件配置的PLL具有高度的灵活性。它是利用编程对时钟方式寄存器CLKMD的设定，来定义PLL时钟模块中的时钟配置。 CLKMD 以下程序段将C5402片内时钟设置为100MHz. 8.3 DSP的电平转换电路设计 Am27C010是EPROM存储器，数据总线是单向的，从Am27C010流向DSP芯片。 Am27C010 D0~D7 A0~A16 CE OE TMS320VC5402 D0~D7 A0~A16 MSTRB 74LVC 16245 DSP芯片与3V器件的接口 DSP芯片与5V器件的接口电路 3.3V5V 一般可以直接驱动(以datasheet为准!) 5V3.3V 74LVT245/74LVT16245 5V--3.3V 74LVC4245/74LVC16245 8.4 DSP存储器和I/O的扩展 外部存储器主要分为两类。 ? ROM ? RAM 包括EPROM、E2PROM和FLASH等。