[工学]组合逻辑电路2011.ppt

74LS138的引脚图如下: . F1(A,B,C,D)=∑m(0,1,5,7,10,13,15) F2(A,B,C,D)=∑m(8,10,12,13,15) 作F1 F2的卡诺图(以A= A1 B= A0) . . . 比较双4路数据选择器的功能表和输出表达式: A1 A0 1W 2W 0 0 1D0 2D0 0 1 1D1 2D1 1 0 1D2 2D2 1 1 1D3 2D3 可得: . 2、4位数值比较器 B0 B1 B2 B3 A0 A1 A2 A3 (AB)I (AB)I (A=B)I (AB)o (A=B)o (AB)o 74LS85逻辑图 例2: 下面是一个具有五个输入变量的逻辑函数的真值表，用三个双四选一多路选择器实现。 五变量函数 1Q A0 A1 1D0 1D3 2Q 1S … 2D0 2D3 2S … 1Q A0 A1 1D0 1D3 2Q 1S … 2D0 2D3 2S … 1Q A0 A1 1D0 1D3 2Q 1S … 2D0 2D3 2S … 0 0 0 0 0 1 1 1 1 E E DC BA L E 0 0 1 0 1 逻辑函数. 例3 : 试用一片双四路数据选择器实现下列 F1 AB CD 00 00 01 01 11 11 10 10 0 1 1 0 1 0 1 0 0 0 0 0 1 1 0 1 F1= ABC +ABD + ABCD + ABD F2 AB CD 00 00 01 01 11 11 10 10 1 1 1 0 1 0 0 0 0 1 0 0 0 0 0 0 F2= ABD + ABC+ABD = ABD + ABCD 1D0=C 1D1=D 1D2=CD 1D3=D 2D0=0 2D1=0 2D2=D 2D3=CD 1W 2W A1 A0 1D0 2D0 1D1 2D1 1D2 1D3 2D2 2D3 74LS153 F1 F2 A B C C D D D D C D 4.6 二进制并行加法器 二进制并行加法器除能实现二进制加法运算外，还可实现代码转换、二进制减法运算，二进制乘法运算，十进制加法运算等功能。 1、一位半加器 第一步：建立真值表 要完成一位“被加数”与“加数”两者相加，要产生“本位和”及向高位的“进位”，因此该电路有2个输入，2个输出。 设“被加数”，“加数” 分别为A和B； “本位和”与向高位的“进位”分别为SH和 CH。 A B SH CH 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 第二步：写出最小项之表达式； SH = AB +AB CH = AB 第三步：化简: 0 0 0 1 0 1 0 1 A B CH 0 1 1 0 0 1 0 1 A B SH 由卡诺图可知，已最简。 第四步：画出电路图 假设只提供原变量，而不提供反变量， 用与非门实现该电路。 1)SH=AB+AB =A?B 2)SH=AB+AB CH=AB CH=AB 1 B SH A CH ? ? ? ? B SH A =1 1 CH ? ? A B S C CO Σ =AB+BB+AB+AA =A(A+B)+B(A+B) =A·AB·B·AB 逻辑符号: 2、一位全加器 要完成一位被加数与加数及低位送来的进位三者相加，产生本位和及向高位的进位，因此该电路有3个输入，2个输出。 设“被加数”，“加数”和低位来的进位分别为Ai, Bi, Ci-1, 本位和与向高位的进位分别为Si, Ci. Ai Bi Ci-1 Si Ci 0 0 0 0 0 0 0 1