[工学]第十次课 数据选择器.pptVIP

* 例1： 利用四选一选择器实现如下逻辑函数。 令： 变换二 （1）将逻辑函数化为标准“与或”式，选择地址输入端 （2）写出选择器的输出函数表达式 （3）对照比较，确定数据选择器各个输入端的表达式 * B C F 接线图二 A “1” D0 D1 D2 D3 A0 A1 Y * 【例2】 试用4选1数据选择器实现三变量函数： 分析： 选择地址输入，令A1A0=AB（可任意选择） 与四选一选择器输出的逻辑式比较 将F与Y对照可得 * B A F “1” C * 【例3】设计一个用3个开关控制灯的逻辑电路，要求任一个开关都能控制灯的由亮到灭或由灭到亮。 A B C Y 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 0 1 1 0 1 0 0 1 最小项 m0 m1 m2 m3 m4 m5 m6 m7 * B A Y “1” C * 例4. 由8选1数据选择器74HC151实现 先将所给逻辑函数写成最小项之和形式，即 4.3.3 数据选择器 * 8选1数据选择器74HC151的输出端逻辑式为 4.3.3 数据选择器 比较上面两式，令: A2＝A，A1＝B，A0=C，D1＝D2＝D3=0， D0＝D4=D5=D6=D7=1 * 故其外部接线图如图所示 4.3.3 数据选择器 比较上面两式，令: A2＝A，A1＝B，A0=C，D1＝D2＝D3=0， D0＝D4=D5=D6=D7=1 * 例4　试用八选一电路实现三变量多数表决电路。 真值表 A B C F 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 1 1 1 1 1 解：假设三变量为A、B、C，表决结果为F，则真值表如表所示。 【 】 随堂小测 * 　　 在八选一电路中，将A、B、C从A2、A1、A0 输入，令 D3 = D5 =D6 =D7 =1 D0 = D1 =D2 =D4 =0 S′＝0 F＝Y 　　则可实现三变量多数表决电路，具体电路图请学生自行画出。 则 * 用n位输入的数据选择器，可以产生任何一种输入变量数不大于n+1的组合逻辑函数。 设计时采用函数式对照法。地址端作为输入端，数据输入端可以综合为一个输入端。 * 作业： P212 题4.16，题4.18，题4.19 数字电子技术基础 阎石主编（第五版） 信息科学与工程学院基础部 * 常用的译码器有二进制译码器、二-十进制译码器和显示译码器等。 4.3.2 译码器 译码器的逻辑功能是将每组输入的二进制代码译成对应的输出高、低电平信号。 【 】 内容回顾 * 74HC138的逻辑符号 输出端，低电平有效 地址输入端 片选输入端 译码器举例芯片——74HC138 【 】 内容回顾 一、二进制译码器 * 译码器的应用 1. 地址译码 2. 级联扩展(P177) 3. 用作多路分配器 4. 实现组合逻辑函数 【 】 内容回顾 * 用二进制译码器实现组合逻辑函数的原理： 二进制译码器的输出端提供了其输入变量的全部最小项的反函数。 二进制译码器输出信号的表达式： 任何组合逻辑函数都可以表示成为最小项之和的标准形式。 （4）. 实现组合逻辑函数 利用两次取反的方法，可以得到由最小项的反函数 构成的与非-与非表达式。 译码器 与非门 组合逻辑函数 4.3.2 译码器 【 】 内容回顾 * 二 、二－十进制译码器（P178） 示例芯片74HC42 二－十进制译码器就是将10个BCD代码译成10个高低电平输出信号的电路，BCD码以外的伪码（1010～1111），输出均无低电平信号产生。 【 】 内容回顾 * 三 、显示译码器 注：BCD－七段显示译码器，不是最小项译码器，它是将4位BCD码译成1组7位二进制代码，广义上也是译码器。 1 14 74LS48 A3 a b c d f g Ucc GND A1 A2 A0 e 【 】 内容回顾 * A3~A0 : BCD码输入端； a~g : 七段显示码输出端。 1 14 74LS48 A3 a b c d f g Ucc GND A1 A2 A0 e * : 灯测试端，低电平有效输入。 检查笔段是否正常发光。 1 14 74LS48 A3 a b c d f g Ucc GND A1 A2