[工学]第三章 集成逻辑门必威体育精装版.pptVIP

1 第三章 集成逻辑门 主要内容 3.1 晶体管的开关特性 3.2 TTL集成逻辑门 3.3 ECL集成逻辑门与I2L电路 3.4 MOS逻辑门 3.5 CMOS电路 一、按集成电路规模分类 集成度：每块集成电路芯片中包含的元器件数目 小规模集成电路(Small Scale IC，SSI) 中规模集成电路(Medium Scale IC，MSI) 大规模集成电路(Large Scale IC，LSI) 超大规模集成电路(Very Large Scale IC，VLSI) 特大规模集成电路(Ultra Large Scale IC，ULSI) 巨大规模集成电路(Gigantic Scale IC，GSI） 集成电路规模的划分 二、按集成工艺分类 3.1 晶体管的开关特性 3.1 晶体管的开关特性 3.1 晶体管的开关特性 3.1 晶体管的开关特性 3.1 晶体管的开关特性 3.1 晶体管的开关特性 3.1 晶体管的开关特性 (1).晶体三极管从截止向饱和转换的过渡过程：由延迟时间td和上升时间tr组成。即开启时间 ton=td+tr 延迟时间 td: 从输入信号正跃变开始，到集电极电流上升到0.1ics所需的时间。 产生原因是发射结电容的正向充电过程。 td的大小与晶体三极管的结构有关，发射结面积越大，结电容面积也越大，td越长。另外，三极管截止深度越大， td越长。 上升时间 tr : 集电极电流ic从0.1ics开始，上升到0.9ics所需的时间。 产生原因是集电极电流的形成要求电子在基区中有一定的浓度梯度，由于基区中的电子有一个逐渐积累的过程，不会随ib跃变而跃变。 tr的大小与管子的结构有关，基区宽度越小，tr越小。外电路方面，基极正向驱动电流ib越大，则基区电子浓度分布建立越快， tr越短。 通常 td tr , ton≈ tr (2).晶体三极管从饱和向截止转换的过渡过程：即晶体三极管的关闭时间toff ，由存储时间ts与tf下降时间组成。toff=ts+tf 存储时间ts：从输入信号Vi负跳变瞬间开始，到集电极电流下降至0.9ics所需的时间。 产生原因：三极管饱和时ibibs ，发射极发射的载流子数目超过了集电极所吸收的载流子数目，超量的电子在基区中大量积累，形成超量电荷。输入信号跃变后，基极电流ib反向，使基区存储的电子在反向电流作用下逐渐消散，当超量电荷消散完毕，晶体三极管由深饱和退至临界饱和过程所需的时间为存储时间ts。 下降时间tf：晶体三极管的集电极电流从0.9ics开始，下降到0.1ics所需要的时间。 产生原因：三极管脱离饱和时，集电结开始由正偏转向反偏，基区存储电荷开始消散，使集电极电流随之减少，下降至0。这段下降过程所需的时间就为下降时间tf。 3.晶体三极管的开启时间ton和关闭时间toff的总和称为三极管的开关时间。一般为几到几十毫微秒量级。 第三章 集成逻辑门 主要内容 ?3.1 晶体管的开关特性 3.2 TTL集成逻辑门 3.4 MOS逻辑门 3.5 CMOS电路 3.2 TTL集成逻辑门 3.2 TTL集成逻辑门 3.2 TTL集成逻辑门 3.2 TTL集成逻辑门 3.2 TTL集成逻辑门 3.2 TTL集成逻辑门 3.2 TTL集成逻辑门 3.2 TTL集成逻辑门 3.2 TTL集成逻辑门 3.2 TTL集成逻辑门 3.2 TTL集成逻辑门 3.2 TTL集成逻辑门 3.2 TTL集成逻辑门 2. 带负载能力 (1)输入低电平电流IIL 典型值1.6mA (2)输入高电平电流IIH 典型值40uA (5)扇出系数NO 门电路能够驱动同类门电路的个数 NOH=IOH/IIH NOL=IOL/IIL NO =min(NOH , NOL) 3.平均传输延迟时间tPd tPHL输出由高电平 变为低电平的时间 tPLH输出由低电平 变为高电平的时间 3.2 TTL集成逻辑门 3.2 TTL集成逻辑门 3.2 TTL集成逻辑门 3.2 TTL集成逻辑门 3.2 TTL集成逻辑门 3.2 TTL集成逻辑门 3.2 TTL集成逻辑门 3.2 TTL集成逻辑门 3.2.4 其他系列TTL门电路 3.2 TTL集成逻辑门 3.2 TTL集成逻辑门 3.2 TTL集成逻辑门 第三章 集成逻辑门 主要内容 ?3.1 晶体管的开关特性 ?3.2 TTL集成逻辑门 3.4 MOS