[初中教育]第2章2微机接口技术.pptVIP

第2章 16位和32位微处理器 32 位微处理器Pentium的先进技术 1.? 先进的体系结构 2．CISC和RISC相结合的技术 3. 超标量流水线技术 4. 先进的分支预测技术 指令流水线的组成 总线接口部件 指令预取部件 指令译码部件 执行部件 流水线的原理与运行 P43 图2.19 Pentium超标量流水线的运行 U、V流水线配对原则 （1）都是risc指令 （2）互相没有寄存器关联 Pentium的三种工作方式 实地址方式 保护方式 虚拟8086方式 实地址方式的特点 ① 寻址机构、存储器管理、中断处理机构均和8086一样。 ② 操作数默认长度为16位。 ③ 存储器容量最大为1MB，采用分段方式，每段大小固定为64KB。 ④ 存储器中保留两个固定区域 FFFF0H～FFFFFH， 00000～003FFH。 保护方式的特点 ① 存储器用逻辑地址空间、线性地址空间和物理地址空间三种方式来描述。 ② 映像机制使逻辑地址空间大大超过实际的内存空间。 ③ 既能进行16位运算，也能进行32位运算。 虚拟8086方式特点 ① 可以执行8086的应用程序。 ② 段寄存器的用法和实地址方式时一样，即段寄存器内容左移4位加上偏移量为线性地址。 ③ 存储器寻址空间为1MB，在分段基础上又分页，每页4KB。 实地址方式和虚拟8086方式区别： ① 多任务问题 ② 寻址空间问题。 ③ 内存管理问题 Pentium的原理结构 总线接口部件 、 U流水线和V流水线 数据Cache、 指令Cache 指令预取部件、 指令译码器 控制ROM 分支目标缓冲器BTB 控制部件 浮点处理部件FPU 分段部件和分页部件 寄存器组 总线接口部件功能 ① 地址驱动和传输 ② 数据驱动 ③ 数据总线宽度控制 ④ 数据缓冲 ⑤ 总线操作的控制功能 ⑥ 奇/偶校验告示功能 ⑦ Cache操作控制 Pentium的主要部件和原理结构 2.6 Pentium的寄存器和相关机制 Pentium的寄存器组包括 ①?基本寄存器组 ②?系统寄存器组 ③ 浮点寄存器组 基本寄存器组 通用寄存器 指令指针寄存器和标志寄存器 标志寄存器 段寄存器和描述符以及保护方式的寻址机制 三种描述符表 全局描述符表GDT 局部描述符表LDT 中断描述符表IDT 图2.26 保护方式下段地址的产生 段选择子包含3个部分的内容 l描述符表指示标志TI 描述符索引DI 请求特权级RPL 保护方式下段地址的产生 系统地址寄存器包括 GDTR IDTR TR LDTR 图2.27 4个系统地址寄存器的结构 控制寄存器 调试寄存器 状态寄存器 控制字寄存器 Pentium的主要信号 Pentium的主要信号 1. 地址线及控制信号 l A31～A3 地址线 l AP 地址的偶校验码位 l ADS# 地址状态输出信号 l A20M# A20以上的地址线屏蔽信号 l APCHK# 地址校验出错信号 Pentium的主要信号 2. 数据线及控制信号 l D63～D0 数据线 l BE7#～BE0# 字节允许信号 l DP7～DP0 奇/偶校验信号 l PCHK# 读校验出错 l PEN# 奇/偶校验允许信号 Pentium的主要信号 3. 总线周期控制信号 l D/C# 数据/控制信号 l M/IO# 存储器和I/O访问信号 l W/R# 读/写信号 l LOCK# 总线封锁信号 l BRDY# 突发就绪信号 l NA# 下一个地址有效信号 l SCYC 分割周期信号 Pentium的主要信号 4. Cache控制信号 l CACHE# Cache控制信号 l EADS# 外部地址有效信号 l KEN# Cache允许信号 l FLUSH# Cache擦除信号 l AHOLD 地址保持/请求信号 l PCD Cache禁止信号 l PWT 片外Cache的控制信号 l WB/WT# 片内Cache回写/通写选择信号 l HIT#和HITM# Cache命中信号和命中Cache的状态信号 l INV 无效请求信号 Pentium的主要信号 5. 系统控制信号 INTR NMI RESET CLK INIT Pentium的主要信号 6．总线仲裁信号 HOLD HLDA BREQ BOFF＃ Pentium的主要信号 7. 检测与处理信号 l? BUSCHK# l? FERR# l? IGNNE# l? F