09-存储系统01.ppt

存储系统 本章内容 主存和CPU的联系 现代计算机的主存由半导体集成电路构成 上图中红色虚线中的部件构成存储芯片（内存条） 而MDR、MAR是需要经常与处理器交互的寄存器，因此制作在CPU芯片内 位存储单元构成 2）动态存储器DROM的刷新 电容上的电荷只能维持最多2ms，即使电源不掉电，信息仍会自动消失，因此在信息消失前应恢复原状态，这个恢复过程称为刷新或再生 刷新时，先将原信息读出，再将其重新写入原位置即可。为保证长期未被使用的单元能保持原值，应采用定时刷新策略，且该再生周期应小于2ms 刷新方式：集中刷新、分散刷新、异步刷新 SRAM和DRAM比较 DRAM集成度高：DRAM需要的MOS管少（1个），SRAM需要的MOS管多（4~6个） DRAM引脚少：行列值分两次传送，封装尺寸小 DRAM功耗小 DRAM价格低 DRAM速度慢：动态元件比静态元件费时 DRAM需要配置再生电路：为保证正确刷新，再生电路很重要 存储体（存储矩阵）：存储单元的集合，通常用X选择线 ( 行线 ) 和Y选择线 ( 列线 ) 的交叉来选择所需要的单元。　 　　 地址译码器：将用二进制代码表示的地址转换成输出端的高电位，用来驱动相应的读 写电路，以便选择所要访问的存储单元。 驱动器: 双译码结构中，在译码器输出后加驱动器，驱动挂在各条X方向选择线上的所 有存储元电路。 I/O电路：处于数据总线和被选用的单元之间， 控制被选中的单元读出或写入，放大 信息。 片选信号/CS: 在地址选择时，首先要选片,只有当片选信号有效时，此片所连的地址 线才有效。 输出驱动电路:为了扩展存储器的容量，常需要将几个芯片的数据线并联使用；另外 存储器的读出数据或写入数据都放在双向的数据总线上。这就用到三态 输出缓冲器。 主存储器组成与封装 存储器的内部数据通过I/O电路以及输入/输出的三态门与数据总线相连。 由片选信号/CS和写允许信号/WE一起来控制三态门。 当/CS=0，/WE=0，由数据总线写入到存储器。 当/CS=0，/WE=1，由存储器读出数据到数据总线上。 注意：读操作与写操作是分时进行的，读时不写，写时不读， 因此输入三态门与输出三态门是互锁的，因而数据总线上的信息 不至于造成混乱。 主存储器组成与封装 静态存储器的封装 Intel 2114引脚及逻辑符号 (a) 引脚；(b) 逻辑符号 静态存储器的封装 主存储器组成与封装 主存储器位扩展 1K=210=1024 2K=211 8K=213 内存条就是多个存储芯片的扩展 位方向 由于目前生产的存储器，单片的容量很有限，它在字数或字长方面与实 际存储器的要求都有很大差距，需要在字向和位向进行扩充才能满足需 要。所以，现在的内存总是由几片存储芯片组成。 1) 位扩展：用多个存储器芯片对字长进行扩充。 字线 × 位线 两个 16K × 4 扩充到 16K × 8 地址线 14条（A0-A13） 两A0并连，两A1并连… 数据线 8条（D0-D7） 片选信号并连，接地 读写信号并连 位扩展 起始地址0000： 00 0000 0000 0000 …… 终止地址3FFF：11 1111 1111 1111 位扩展后：两片16K×4芯片成一16K×8芯片 位扩展 郑州大学软件学院 * 存储器的层次结构 1 主存 2 高速缓存 3 辅存 4 在电路中，一个触发器能存储一位二进制代码。 一个触发器电路称为一个存储元或存储位，是存储器中的最小单位。 用若干个存储元组成一个存储单元，由多个存储单元组成存储器。 存储器简介 存储单元 存储位 存储器 高位字节 地址为字地址 低位字节 地址为字地址 设地址线 24 根 按 字节 寻址 按 字 寻址 若字长为 16 位 按 字 寻址 若字长为 32 位 字地址 字节地址 11 10 9 8 7 6 5 4 3 2 1 0 8 4 0 字节地址 字地址 4 5 2 3 0 1 4 2 0 主存中存储单元地址的分配 224 = 16 M 8 M 4 M 存储器简介 串行存取 并行存取 串并行 存取方式 高速缓冲存储器 半随机存取 光存储器 辅助存储器 永久性 存储器 顺序存取 磁性存储器 主存储器 非永久性 存储器 随机存取 半导体存储器 只读存储器ROM