[工学]第20章门电路和组合逻辑电路备.ppt

20.3 TTL门电路 20.3.1 TTL“与非”门电路 20.3.1 TTL“与非”门电路 20.3.2 三态输出“与非”门 20.3.2 三态输出“与非”门 20.5 逻辑代数 1. 常量与变量的关系 20.6.2 组合逻辑电路的综合 20.7.3 全加器 20.8 编码器 20.8.2 二 – 十进制编码器 设计编码器的过程如下: 20.9 译码器和数字显示 例[20.9.2] 20.9.2 二-十进制显示译码器 本课应重点掌握的内容 作业： 20.2.2 20.3.2 20.5.1 20.5.4 20.6.2 20.6.3 20.6.10 20.6.12 20.8.1 20.9.4 实验：门电路 当有两个或两个以上的信号同时输入编码电路，电路只能对其中一个优先级别高的信号进行编码。 即允许几个信号同时有效，但电路只对其中优先级别高的信号进行编码，而对其它优先级别低的信号不予理睬。 20.8.3 优先编码器 CT74LS147 编码器功能表 I9 Y0 I8 I7 I6 I5 I4 I3 I2 I1 Y1 Y2 Y3 1 1 1 1 1 1 1 1 1 1 1 1 1 输 入 (低电平有效) 输 出(8421反码) 0 ? ? ? ? ? ? ? ? 0 1 1 0 1 0 ? ? ? ? ? ? ? 0 1 1 1 1 1 0 ? ? ? ? ? ? 1 0 0 0 1 1 1 0 ? ? ? ? ? 1 0 0 1 1 1 1 1 0 ? ? ? ? 1 0 1 0 1 1 1 1 1 0 ? ? ? 1 0 1 1 1 1 1 1 1 1 0 ? ? 1 1 0 0 1 1 1 1 1 1 1 0 ? 1 1 0 1 1 1 1 1 1 1 1 1 0 1 1 1 0 例:CT74LS147集成优先编码器(10线-4线) T4147引脚图 低电平 有效 16 15 14 13 12 11 10 9 1 2 3 4 5 6 7 8 CT74LS4147 S 0 S 1 S 2 S 3 S 4 S 5 S 6 S 7 S 8 S 9 0 I 1 I 2 I 3 I 4 I 5 I 6 I 7 I 8 I 9 I 0 Y 1 Y 2 Y V 5 + 1 1 1 1 3 Y CT74LS147 1.确定二进制代码的位数 对于m个状态进行编码，则 m ? 2n 。n为整数。 2.列编码表 将待编码的状态量用对应的二进制代码进行定义(这种对应关系是人为的)，并形成表格。一般采用的方案都应是便于记忆的。 3.由编码表写出逻辑式 写出各输出量对应于输入量的逻辑关系式。 4.由逻辑式画出逻辑图 一般情况下都用“与非”门构成逻辑图，故常将逻辑式转化成“与非” -“与非”形式的逻辑式。 译码是编码的反过程，它是将代码的组合译成一个特定的输出信号。 21.9.1 二进制译码器 8个 3位 译码器 二进制代码 高低电平信号 译码过程大致如下： 1、列出译码器的状态表 2、由状态表写出逻辑表达式 3、由逻辑式画出逻辑图 状 态 表 例：三位二进制译码器（输出高电平有效） 输 入 A B C Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 0 0 0 1 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1