[工学]VLSI设计基础4.ppt

VLSI设计基础 第4章 晶体管规则阵列设计技术 （2012-2012） 本章概要： 晶体管阵列及其逻辑设计应用 MOS晶体管开关逻辑 PLA及其拓展结构 门阵列 晶体管规则阵列设计技术应用示例 4.1 晶体管阵列及其逻辑设计应用 VLSIC是高度复杂的集成系统，为保证设计的正确性并且降低设计难度，提高设计效率，避免由于在版图设计过程中采用复杂结构而引入不可靠因素，因此，在VLSI的设计技术中大量地采用规则结构，晶体管规则阵列设计技术就是其中之一。 结构中的基本单元就是MOS晶体管或CMOS晶体管对。 4.1 晶体管阵列及其逻辑设计应用 4.3 PLA及其拓展结构 多级门阵列(MGA) 晶体管规则阵列： 以单MOS管作为处理的基本单元 以“与”、“或”结构作为基本逻辑 传输晶体管逻辑—引入单管逻辑，控制流决定数据操作逻辑变化 单管编程到门级编程 编程基本方法 当用“或非-或非”结构PLA实现逻辑时必须输入取反、输出取反。 A、B的“或非”函数枚举： A+B、A+B、A+B、A+B A、B的“与”函数枚举： A B、A B、A B、A B（=A+B） 4.3 PLA及其拓展结构 “或非-或非”阵列结构 .3 解：这个逻辑函数就是例2描述的逻辑，我们在例2中采用的是ROM+MUX的结构，现在采用PLA进行设计。首先需将函数化为标准的与-或表达式： .3 例3：用或非-或非结构的PLA实现下面的逻辑 .3 例3：用或非-或非结构的PLA实现下面的逻辑 .3 例3：用或非-或非结构的PLA实现下面的逻辑 .3 例3：用或非-或非结构的PLA实现下面的逻辑 MGA是在PLA基础上变化而成的多级门结构，虽然它被称为门阵列，实际上它是多级PLA的组合，一个最明显的标志是它对输入、输出位置的限制。 因为在每块PLA中，“与平面”只能外部输入，内部输出，“或平面”只能内部输入，外部输出。 .3 4.3 PLA及其拓展结构 多级门阵列(MGA) .3 4.3 PLA及其拓展结构 多级门阵列(MGA) .3 4.3 PLA及其拓展结构 多级门阵列(MGA) .3 4.3 PLA及其拓展结构 多级门阵列(MGA) 4.4 门阵列 门阵列是一种规则化的版图结构。门阵列版图采用行式结构，在单元行内规则的排列着以标准门定义的门单元。 严格地讲，门阵列不是一个实现逻辑的电路结构，它是一种版图形式。 .4 .4 4.4 门阵列 4.4 门阵列 .4 .4 4.4 门阵列 门阵列单元 .4 4.4 门阵列 门阵列单元 S1 S2 S2 S3 S4 S5 S7 S6 .4 1 2 3 4 5 6 1 6 2 5 2 5 4 3 .4 4.4 门阵列 门阵列单元 .4 4.4 门阵列 门阵列单元 电源、地线必须用铝引线，为了使电源和地线通达各个单元，它们应设计成叉指形。电源、地线在各单元行的位置、宽度必须一致。对于外部的输入、输出单元的电源和地线的设计采用“回” 字型结构，以保证电源和地线能够通达到每一个单元。 采用垂直布线法，即水平方向用铝线作为各单元间的互连线。垂直方向用多晶硅条或扩散条作为穿越单元行的通信以及铝引线交叉的通道。由于铝线与多晶硅条或扩散条可以互相跨越，因此它们可以共用同一个布线通道。 采用“行式结构”，即单元行和布线通道间隔排列，这种间隔便于CAD软件实现自动布局布线。 用掩模板编程的I/O PAD单元或独立的I/O单元位于芯片四周。 .4 4.4 门阵列 整体结构设计准则 .4 4.4 门阵列 整体结构设计准则 .4 4.4 门阵列 整体结构设计准则 Sea-of-gates Random Logic Memory Subsystem .4 4.5 晶体管规则阵列设计技术应用 1. EPLD中的宏单元 EPLD（Erasable Programable Logic Devices）是目前应用最为广泛的现场编程器件之一。它采用电编写和电擦除的特殊MOS器件（E2PROM器件）作为晶体管规则阵列中的单元，实现现场编程。 .5 Macrocell .5 .5 EPLD中的宏单元 E2PROM晶体管 .5 VTN VTN VTN .5 PLA PROM PAL I 5 I 4 O 0 I 3 I 2 I 1 I 0 O 1 O 2 O 3 Programmable AND array Programmable OR array I 5 I 4 O 0 I 3 I 2 I 1 I 0 O 1 O 2 O