[工学]EDA第2章-103.ppt

一般GAL器件只能实现同步时序电路，在CPLD器件中各触发器的时钟可以异步工作，有些器件中触发器的时钟还可以通过数据选择器或时钟网络进行选择,因而使用更加灵活。 ① 多触发器结构和“隐埋”触发器结构 ② 乘积项共享结构 ③ 异步时钟和时钟选择 GAL器件每个输出宏单元中只有一个触发器，而CPLD的宏单元内通常含两个或两个以上的触发器，其中只有一个触发器与输出端相连，其余触发器的输出不与输出端相连，但可以通过相应的缓冲电路反馈到与阵列，从而与其它触发器一起构成较复杂的时序电路。这些不与输出端相连的触发器就称为“隐埋”触发器。这种结构对于引脚数有限的CPLD器件来说，可以增加触发器数目即增加其内部资源。 在PAL和GAL的与或阵列中，每个或门的输入乘积项最多为7个或8个，在CPLD的宏单元中，如果输出表达式的与项较多，对应的或门输入端不够用时，可以借助可编程开关将同一单元(或其它单元)中的其它或门与之联合起来使用，或者在每个宏单元中提供末使用的乘积项供其它宏单元使用和共享。乘积项共享结构提高了资源利用率，可以实现快速复杂的逻辑函数。 MAX7000系列单个宏单元结构 来自其它 宏单元 的乘积项 来自本宏单元 的乘积项 时钟选择 可编程的 内部连线 阵列 例如：Lattice ispLSI10l6的IOC结构图， 由三态输出缓冲器、输入缓冲器、输入寄存器/锁存器和几个可编程的数据选择器组成。 根据数据选择器编程状态的不同组合，可得到各种可能的IOC组态形式。。 2．可编程I/O单元 输入/输出单元，简称I/O单元(或IOC)，它是内部信号到I/O引脚的接口部分。由于阵列型高密度PLD通常只有少数几个专用输入端，大部分端口均为用户自定义I/O端,而且系统的输入信号常常需要锁存，因此I/O常作为一个独立单元来处理。 Lattice公司 ispLSI10l6的IOC结构 D触发器有两种工作方式：当R/L为高电平时，它被设置成边沿触发器；而当R/L为低电平时，它被设置成锁存器。 MUX1用于控制 三态输出缓冲器 的工作状态 MUX4用于 异步/同步 输入方式 的选择 MUX2用于 输出通道选择 MUX3用于 输出极性选择 MUX5用于 时钟源选择 MUX6用于 时钟极性选择 各种可能的IOC组态 * * CPLD/FPGA的开发与应用 第2章 可编程逻辑器件概述 可编程逻辑器件及其发展 SPLD的基本结构与逻辑表示 四种简单PLD简介 CPLD结构原理 FPGA结构原理 2.1 可编程逻辑器件及其发展 可编程逻辑逻辑器件PLD是电子设计领域中最具活力和发展前途的 一项技术，它的影响丝毫不亚于20世纪70年代单片机的发明与使用。 理论上,可编程逻辑器件能完成任何数字器件功能，上至高性能CPU，下至简单74系列电路，都可利用PLD器件来编程实现。可编程逻辑器件如同一张白纸或是一堆积木，设计者可通过原理图或硬件语言进行设计描述，自由地构建数字系统，还可以利用PLD的在线修改能力，随时修改设计，重构系统。 使用可编程逻辑器件来开发数字电路，可以大大缩短开发时间，减少芯片数量，提高系统可靠性，这些优点使得可编程逻辑器件技术在20世纪90年代以后得到飞速发展，PLD器件家族不断壮大，其分类可从规模和工艺等不同角度来考虑。 PLD的分类----按集成度分类 简单PLD又称低密度PLD(LDPLD)，复杂PLD又称高密度PLD(HDPLD) 1．熔丝(Fuse)型器件。 2．反熔丝(Anti-fuse)型器件 。 3．UEPROM型。 4．EEPROM型 。 5．SRAM型 。 6．Flash型 。 PLD的分类----按编程工艺分类 此外，按器件结构可将其分成乘积项结构和查找表结构两大类； 按器件编程后掉电能否保持编程信息又可将其分成CPLD和FPGA构两大类 PLD的发展历程 熔丝编程的PROM和PLA器件 AMD公司推出PAL器件 GAL器件 FPGA器件 EPLD器件 CPLD器件 内嵌复杂功能模块的SoPC 早期的可编程逻辑器件只有可编程只读存储器(PROM)、紫外线可擦除只读存储器(UEPROM)和电可擦除只读存储器(EEPROM)三种，它们由全译