什么是FPGA现场可编程门阵列FPGA是由通过可编程互连连接的可配置.PDFVIP

下载本文档

3
0
约4.34千字
约 10页
2018-02-18 发布于天津
举报
版权申诉

什么是FPGA现场可编程门阵列FPGA是由通过可编程互连连接的可配置.PDF

1、有哪些信誉好的足球投注网站（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

什么是FPGA现场可编程门阵列FPGA是由通过可编程互连连接的可配置

FPGA (FPGA) (CLB) (ASIC) FPGA (OTP) FPGA SRAM 1 FPGA IOB FPGA I/O FPGA I/O bank () bank I/O FPGA I/O bank I/O CLB FPGA CLB 4 6 RAM CLB DCM FPGA Xilinx FPGA FPGA FPGA FPGA RAM DSP ASIC FPGA (CLB) CLB FPGA CLB 4 6 RAM CLB CLB I/O CLB SelectIO (IOB) FPGA I/O FPGA I/O bank () bank I/O FPGA I/O bank I/O FPGA RAM Xilinx FPGA 10 Mbits ( 36 Kbits) FPGA Xilinx FPGA Xilinx FPGA FPGA FPGA Xilinx FPGA IP SDR FPGA IP IP // (NAS)(SAN) RF WCDMA HSDPAWiMAX /MAC DSP Xilinx XtremeDSP™ DSP Xilinx ASIC FPGA ASIC FPGA : FPGA ASIC FPGA ASIC - - NRE - ASIC - - - - - FPGA / / FPGA 500 MHz FPGA DSP FPGA ASIC FPGA FPGA / Xilinx CPLD ? CPLD // , CPLD This performance boost came at the cost of very high current requirements. XilinxCoolRunner™-II CPLD CPLD CoolRunner-II CPLD CPLD X RealDigital X X CoolRunner-II RealDigital (PDF) CPLD? CPLD - ASIC - CPLD - TTL ASSP - CPLD Xilinx CPLD? Xilinx CPLD - I/O - ISE® WebPACK™ Xilinx CPLD - Xilinx CPLD CPLD CPLD : 4 1 CPLD CPLD I/O ISE® WebPACK™ Xilinx CPLD I/O Xilinx CPLD CPLD ISE WebPACK Xilinx CPLD I/O Xilinx CPLD QFP I/O BGA Xilinx CPLD CoolRunner™ Series Xilinx CoolRunner CPLD CPLD I/O banking XC9500 5.0V (XC9500 ) 3.3V (XC9500XL ) CPLD 2 CPLD FGPA CPLD